


Seminar:

Professionelles Leiterplatten-Design mit KiCad — von der Schaltung bis zur fertigen Multilayer-Platine



Prof. Dr.-Ing. Steffen Kaufmann

Disclaimer

Dieses Skript und dessen Inhalt werden ausschließlich für die Nacharbeit meiner Seminare zur Verfügung gestellt und dürfen nicht weiter verbreitet werden. Dieses Skript hat keinen Anspruch auf Vollständigkeit und kann den aktiven Besuch des Seminars, das Selbststudium mit Lehrbüchern und das Üben von Aufgaben nicht ersetzen. Dieses Skript wurde teilweise mit LLMs erstellt (Grok & ChatGPT). Dieses Skript ist nicht zitierfähig. Quellen sind selbst zu prüfen. Ergänzungen, Fehlerberichtigungen und Fragen nehme ich gerne entgegen.

Stand 1. Mai 2026



Inhaltsverzeichnis

Inhaltsverzeichnis	ii
Abkürzungsverzeichnis	vi
1 Seminarbeschreibung	1
1.1 Zielgruppe	1
1.2 Voraussetzungen	1
1.3 Lernziele	1
1.4 Inhalte (Auswahl)	2
1.5 Format	4
1.6 Kursunterlagen / Ergebnisse	4
1.7 Werkzeuge	4
1.8 Beispielagenda: 4-Tageskurs	5
1.9 Beispielagenda: 2-Tages-Kurzschulung	6
2 Parallele Schaltplanentwicklung mit hierarchischen Sheets	8
2.1 Grundprinzip	8
2.2 Aufgabe des Top-Level-Schaltplans	8
2.3 Verbindung zwischen Schaltplanseiten	8
2.4 Empfohlene Aufteilung großer Schaltpläne	9
2.5 Empfohlener Team-Workflow	9
2.6 Nutzung von Bussen	9
2.7 Layoutvorgaben aus dem Schaltplan	9
2.8 Typische Fehler bei paralleler Schaltplanentwicklung	10
2.8.1 Mehrere Entwickler bearbeiten dasselbe Sheet	10
2.8.2 Unklare Schnittstellen	10
2.8.3 Übermäßige Nutzung globaler Labels	10
2.9 Vorteile der hierarchischen Struktur	10
3 Umgang mit Updates der eingebauten KiCad-Bibliotheken	10
3.1 Referenzen in Projekten	10
3.2 Footprints im PCB	11
3.3 Symbole im Schaltplan	11
3.4 Unterschied zwischen Patch- und Major-Releases	11
3.5 Empfohlene Vorgehensweise für stabile Projekte	11
3.6 Zusammenfassung	12
4 Kollaboratives Arbeiten mit Bibliotheken	12
4.1 Grundprinzipien für Teamarbeit mit KiCad	12
4.2 Empfohlene Repository-Struktur	12
4.2.1 Bibliotheksrepository	13
4.2.2 Projektrepository	13
4.3 Einbindung der Bibliotheken	13
4.3.1 Projekt-spezifische Library-Tables	13
4.3.2 Nutzung von Umgebungsvariablen	13



4.4	Projekt- vs. globale Bibliotheken in KiCad	14
4.5	Einbetten von 3D-Modellen in KiCad	15
4.6	Empfohlener Workflow für Bibliotheksänderungen	16
4.6.1	Typischer Ablauf	16
4.6.2	Prüfregeln für Footprints	16
4.7	Typische Fehler in Teams	16
4.7.1	Gemeinsame Netzlaufwerk-Bibliotheken	16
4.7.2	Direkte Änderungen in der Hauptbibliothek	16
4.7.3	Mehrere Personen bearbeiten dieselbe Bibliothek gleichzeitig	16
4.7.4	Keine klaren Namensregeln	17
4.8	Empfohlene Qualitätsregeln	17
4.9	Zusammenfassung	17
5	Migration und Import aus anderen EDA-Werkzeugen	17
5.1	Grundprinzipien für den Import	17
5.2	Empfohlener allgemeiner Migrationsablauf	18
5.3	Typische Fehlerbilder bei Imports	18
5.4	Import aus EAGLE	19
5.5	Import aus Altium	19
5.6	Zusammenfassung	20
6	Wichtige Tastenkombinationen in KiCad	20
6.1	Grundlegende Shortcuts (allgemein)	20
6.2	Shortcuts im Schaltplan-Editor	20
6.3	Shortcuts im PCB-Editor	20
6.4	Navigation und Ansicht	21
6.5	Hinweis zur Anpassung	21
7	Referenzebenen, Rückstrompfade und Stromschleifen	21
7.1	Das elektrische Signal als Stromkreis	21
7.2	Rückstrom bei niedrigen und hohen Frequenzen	21
7.3	Schleifenfläche als Schlüsselkriterium	21
7.4	Probleme unterbrochener Referenzflächen	22
7.5	Bezugslagenwechsel und Stitching-Vias	22
7.6	Analoge und digitale Bereiche	22
7.7	Merksätze für Designreviews	22
7.8	Zusammenfassung	23
8	ESD-Schutz an Schnittstellen	23
8.1	Engineering-Regeln (Kurzliste)	23
9	Entkopplung und Power-Distribution-Network	23
9.1	Warum Entkopplung notwendig ist	23
9.2	Lokale und globale Entkopplung	23
9.3	Parasitäre Induktivität als Hauptproblem	24
9.4	Grundregeln für die Platzierung	24
9.5	Breitbandige Entkopplung	24



9.6	Versorgungsflächen und Stromverteilung	24
9.7	Typische Fehlerbilder	24
9.8	Bewertung im Review	25
9.9	Parasitäre Induktivität von Durchkontaktierungen (VIAs)	25
9.10	Ohmscher Widerstand und Stromtragfähigkeit von Durchkontaktierungen (VIAs)	26
9.11	Zusammenfassung	26
10	Design for Manufacturing, Assembly und Test (DfX)	27
10.1	Vom funktionsfähigen zum produzierbaren Design	27
10.2	Design for Manufacturing (DfM): fertigungsgerechtes Design	27
10.3	Design for Assembly (DfA): bestückungsgerechtes Design	27
10.4	Oberflächenfinish von Leiterplatten	28
10.5	Design for Test (DfT): testgerechtes Design	30
10.6	Testpunkte als Engineering-Entscheidung	30
10.7	Panelisierung, Fiducials und Randbedingungen	30
10.8	Teststrategie: AOI, ICT, Flying Probe, Funktionstest	30
10.9	Kennzeichnung und Dokumentation	30
10.10	Typische Zielkonflikte	31
10.11	Review-Fragen	31
10.12	Zusammenfassung	31
11	Impedanz, Reflexionen und Leitungseffekte	31
11.1	Wann eine Leiterbahn zur Übertragungsleitung wird - elektrisch kurze Leitungen und Signalanstiegszeit	31
11.2	Charakteristische Impedanz	32
11.3	Reflexionen an Diskontinuitäten	33
11.4	Differenzielle und unsymmetrische Signale	33
11.5	Leitungseffekte im Engineering Review	33
11.6	Zusammenfassung	33
12	Revisionsmanagement, Freigabe und Produktionsdatenpaket	33
12.1	Warum Revisionsmanagement notwendig ist	33
12.2	Bestandteile eines freigegebenen Datenpakets	34
12.3	Konsistenz als Freigabekriterium	34
12.4	Revisionsstände und Änderungsnachvollziehbarkeit	34
12.5	Typische Fehler bei Freigaben	34
12.6	Nutzen standardisierter Exportprozesse	35
12.7	Zusammenfassung	35
13	Anhang: PCB-Guidelines	35
13.1	Leiterbahnen und Abstände	35
13.2	Bohrungen und Vias	35
13.3	Positionsdruck (engl. Silkscreen)	35
13.4	Lötstopmmaske und Pastenschablone	36
13.5	Bauteilplatzierung und minimaler Bauteilabstand	36
13.6	Abstände zur Leiterplattenkante	36
13.7	Kennzeichnung und Fertigungshinweise	36



13.8 Materialannahmen und Standardlagenaufbau	36
Glossar	38
Literatur	42



Abkürzungsverzeichnis

AOI	Automated Optical Inspection	OSP	Organic Solderability Preservative
BOM	Bill of Materials	PCB	Printed Circuit Board
DfA	Design for Assembly	PCBA	Printed Circuit Board Assembled
DfM	Design for Manufacturing	PDN	Power Distribution Network
DfT	Design for Test	PI	Power Integrity
DRC	Design Rules Check	PN	Part Number
ECAD	Electronic Computer-Aided Design	PLM	Product Lifecycle Management
EMV	Elektromagnetische Verträglichkeit	PSI	Power Supply Integrity
ENIG	Electroless Nickel Immersion Gold	PWR	Power
ERC	Electrical Rules Check	SI	Signal Integrity
ESD	Electro Static Discharge	SMD	Surface-Mounted Device
GND	Ground	STEP	Standard for the Exchange of Product Data
HASL	Hot Air Solder Leveling	THT	Through-Hole Technology
HDI	High Density Interconnect	TVS	Transient Voltage Suppressor Diode
ICT	In-Circuit Test	VIA	Vertical Interconnect Access
MPN	Manufacturer Part Number	VRML	Virtual Reality Modeling Language



1 Seminarbeschreibung

Dieser praxisnahe Intensivkurs vermittelt den professionellen Umgang mit dem Open-Source-Electronic Computer-Aided Design (ECAD)-Werkzeug **KiCad**¹ zur durchgängigen Entwicklung elektronischer Baugruppen. KiCad ist ein freies Entwicklungswerkzeug für Schaltplan- und Leiterplattendesign, dessen Entwicklung in den frühen 1990er-Jahren durch Jean-Pierre Charras begann. Ursprünglich für Ausbildung und Forschung konzipiert, wird das Projekt heute von einer internationalen Entwicklungsgemeinschaft weiterentwickelt und von verschiedenen Organisationen unterstützt. In den letzten Jahren hat sich KiCad zu einem leistungsfähigen und weit verbreiteten Werkzeug für professionelles Leiterplattendesign entwickelt.

Ausgehend von den Grundlagen (Schaltplan, Symbol-/Footprint-Erstellung, Bibliotheksmanagement, Layout) werden auch fortgeschrittene Themen behandelt wie z. B. hierarchische Schaltpläne, Busse, erweiterte Electrical Rules Check (ERC)/Design Rules Check (DRC)-Strategien, Plug-ins/Content-Management, Austauschformate sowie die Vorbereitung eines Designs für Fertigung, Bestückung und kritische Reviews.

Ein Schwerpunkt liegt auf dem Transfer von „Tool-Bedienung“ zu ingenieurmäßigem Leiterplatten-Design, insbesondere Elektromagnetische Verträglichkeit (EMV)-gerechtem Layout, Wellenwiderstand/Impedanzführung, Ground-Bounce und Power-Supply-Integrity.

Der Kurs ist praxisorientiert und interaktiv: Inhalte und Vertiefung richten sich – im Rahmen der Kursziele – auch nach den konkreten Fragestellungen und Wünschen der Teilnehmer

(z. B. bestimmte Fertiger-Designregeln, spezielle Leiterplattenarten, typische EMV-Probleme, Bibliotheksorganisation im Team etc.).

Alle im Kurs verwendeten Werkzeuge sind Open Source.

1.1 Zielgruppe

- Elektronikentwickler, Ingenieure, technische Projektleiter
- Entwickler aus Forschung & Industrie, die KiCad professionell einsetzen wollen
- Fortgeschrittene Anwender mit Grundkenntnissen, die ihr Wissen systematisch vertiefen möchten

1.2 Voraussetzungen

Grundkenntnisse der Elektronik und Schaltungstechnik. ECAD-Vorkenntnisse sind hilfreich, aber nicht erforderlich. Grundverständnis zu Layoutbegriffen (Layer, Pad, Via) vorteilhaft.

1.3 Lernziele

Die Teilnehmer sind nach dem erfolgreichen Kursabschluss in der Lage:

- KiCad-Projekte professionell aufzusetzen (Workflow, Projektstruktur, Varianten denken)
- Schaltpläne inkl. **Busleitungen, Labels, hierarchischen Blättern** konsistent aufzubauen
- **eigene Symbole, Footprints und Bibliotheken** zu erstellen und zu pflegen
- eine **mehrlagige Leiterplatte** fertigungs- und bestückungsgerecht zu entwerfen

¹Weitere Informationen und aktuelle Versionen sind auf der offiziellen Projektseite verfügbar: <https://www.kicad.org>



- EMV- / Signal Integrity (SI)- / Power Integrity (PI)-Aspekte („Rückstrompfade, Entkopplung, Grounding, Impedanz“) in konkrete Layoutregeln zu überführen
- Daten für Fertigung/Bestückung sicher zu erzeugen (Gerber / Drill, Pick & Place, Bill of Materials (BOM) etc.)
- Designregeln (DRC / Constraints) und Designreviews strukturiert anzuwenden
- technische und wirtschaftliche Randbedingungen (Strukturgrößen, Stückzahlen, Bestückungsvarianten) zu berücksichtigen

1.4 Inhalte (Auswahl)

Einstieg & Projektworkflow

- Überblick KiCad-Toolchain und Arbeitsweise
- Projektstruktur, Versionsmanagement-Ansatz (Best Practices)
- Templates, Layer-Setups, globale Einstellungen
- ERC / DRC-Philosophie: „Fehler vermeiden statt suchen“

Schaltplan-Engineering (Grundlagen → Fortgeschritten)

- Schaltplanerstellung, Annotation, Netze, Labels
- Regeln für robuste Schaltpläne (Lesbarkeit, Modularität, Review-fähigkeit)
- **Busleitungen** und Bus-Anbindung (Ein- / Ausleitungen, Bus-Labels)
- **hierarchische Schaltpläne** (Sheets, Ports, globale vs. hierarchische Bezeichner)

- Elektrische Prüfungen (ERC), strukturierte Fehlersuche

Bibliotheken & Datenbasis für Beschaffung

- Symbolbibliotheken / Footprintbibliotheken: Aufbau, Pflege, Naming-Konventionen
- Eigene Bauteile: Symbolerstellung, Footprint-Design (Through-Hole Technology (THT) / Surface-Mounted Device (SMD)), Pin-/Pad-Definitionen
- Datenbasis zur Beschaffung: Felder/Properties, Hersteller-/Distributor-Part Number (PN)s, BOM-Strategie (Einkauf, Varianten, Alternativteile)
- Bibliotheksversionierung und Teamfähigkeit im Unternehmen

Printed Circuit Board (PCB)-Layout – von Regeln zu professioneller Fertigungsfähigkeit

- Board Setup, Net Classes, Constraint Management
- Platzierungsstrategie: montagefreundliche Platzierung, thermische Aspekte, Bauteilhöhen / Keepouts, Trennung analog / digital / power
- Routing-Strategien: kontrollierte Rückstromführung, empfindliche Netze, Differenzleitungen (Grundprinzipien), Via-Strategien, Stitching, Guarding

Multilayer & Lagenaufbau (Stack-up)

- Stack-up-Logik (Signal / Ground (GND) / Power (PWR))
- Bezugslagen und Rückstrompfade
- sinnvolle Layeranzahl abhängig von: Signaldichte / Strukturgrößen, EMV-Randbedingungen, Kosten



- Ableitung „engineering rules“ aus dem Stack-up

EMV, Wellenwiderstand, Ground-Bounce, Power Integrity

- EMV-Basics: Schleifenflächen, Rückstrom, Kopplungsmechanismen, Grounding-Strategien (einheitliche Masseführung, Avoid: „ground splits“ ohne Konzept)
- **Wellenwiderstand / Impedanz:** praxisorientiertes Verständnis
- **Ground-Bounce:** Mechanismen, typische Fehlerbilder
- **Power-Supply-Integrity (Power Supply Integrity (PSI) / PI):** Entkopplungskonzepte (lokal/zentral), Kondensator-Auswahl, Placement, Via-Induktivität, robuste Versorgungsführung

Fertiger- / Bestückerregeln, Austauschformate, Datenexport

- Designregeln aus Fertigung & Assembly: minimale Strukturgrößen, Bohrdurchmesser, Restringe / Lötstopp / Pastenmasken, Testbarkeit (In-Circuit Test (ICT) / Flying Probe)
- Austauschformate: Gerber/Drill, ODB++, Pick & Place, BOM (strukturiert, einkaufsfähig)
- 3D-Viewer, 3D-Modell-Export und mechanische Integration (Standard for the Exchange of Product Data (STEP) / Virtual Reality Modeling Language (VRML) je nach Setup)

Automatisierung / Workflows: Jobsets

- Ziel: reproduzierbarer Export und weniger Fehler bei Fertigungsdaten.
- Einführung in KiCad **Jobsets:** definierte Export-Pipelines (Gerber/Drill, Positionsdaten, Zeichnungen, Reports), konsistente Datenstände für Reviews und Fertigerkommunikation, Dokumentations- und Release-Strategien (z. B. „Release-Ordner je Revision“)

Kritische Designreviews (Engineering Review Methodik / Stage-Gate-Prozesse)

- Review-Checklisten: Funktionalität, Fertigbarkeit, EMV/PI-Risiken, Testbarkeit / Debuggability
- Typische „Showstopper“ aus der Praxis
- Dokumentation und Revisionsstände

Praxisprojekte (durchgängig)

- Entwicklung von Beispielbaugruppen (Schaltplan → Layout → Outputdaten)
- Anwendung auf Wunschprojekt der Teilnehmer (wenn geeignet)
- Abschluss: Review der Projekte und Lessons Learned

Optionale Vertiefungen (je nach Zeit / Teilnehmerwunsch)

- **KiCost (BOM-Kalkulation, Distributor-Integration):** automatisierte Preis-/Verfügbarkeitsabschätzung aus der BOM, Vergleich von Alternativbauteilen und Stückzahl-Effekten, Einbindung in den Entwicklungsprozess (early cost estimation)



- **iBOM (Interactive BOM)**: interaktive Bestückungs-/Assembly-Unterstützung, Ausgabeformate und Übergabe an Fertigung/Prototyping, Nutzen für Debug/Bring-up und kleine Serien

1.5 Format

4-tägiger Intensivkurs; Mix aus Theorie, Demonstration, Übungen und durchgängigen Projekten. Hoher Praxisanteil mit gezielten Engineering-Reviews. Inhalte und Schwerpunktsetzung können teilweise **an die Wünsche der Teilnehmer angepasst** werden.

1.6 Kursunterlagen / Ergebnisse

- Kursunterlagen als PDF
- Checklisten für Designreviews
- Muster-Projekt als Vorlage für eigene Entwicklungen

1.7 Werkzeuge

KiCad 9.07 (oder neuer), unterstützende Tools zur Datenaufbereitung und Fertigungsvorbereitung.



1.8 Beispielagenda: 4-Tageskurs

Zeit	Block	Inhalt
09:00–09:30	Einführung	Vorstellung der Teilnehmer, Kursüberblick, Ziele, Vorstellung der KiCad-Toolchain, Entwicklungsworkflow
09:30–10:30	Projektworkflow	Projektstruktur, Templates, Versionsmanagement, Arbeitsorganisation
10:30–10:45	Pause	Kaffeepause
10:45–12:30	Schaltplan-Grundlagen	Netze, Labels, Annotation, strukturierte Schaltplanerstellung
12:30–13:30	Mittagspause	—
13:30–15:00	Schaltplan-Engineering	Busleitungen, hierarchische Schaltpläne, ERC-Prüfungen, robuste Schaltplanstruktur
15:00–15:15	Pause	Kaffeepause
15:15–17:00	Praxisübung	Erstellung eines vollständigen Schaltplans für eine Beispielbaugruppe

Tabelle 1.1: Beispielagenda – Tag 1

Zeit	Block	Inhalt
09:00–10:30	Bibliotheken	Symbol- und Footprintbibliotheken, Naming-Konventionen, eigene Bauteile erstellen
10:30–10:45	Pause	Kaffeepause
10:45–12:30	Bauteildaten & BOM	Properties, Hersteller- und Distributor-Teilenummern, Variantenstrategien
12:30–13:30	Mittagspause	—
13:30–15:00	PCB-Layout Grundlagen	Board Setup, Net Classes, Constraint Management
15:00–15:15	Pause	Kaffeepause
15:15–17:00	Platzierung & Transfer	Schaltplan → PCB, Platzierungsstrategien, funktionale Gruppierung

Tabelle 1.2: Beispielagenda – Tag 2

Zeit	Block	Inhalt
09:00–10:30	Routing	Routingstrategien, Rückstromführung, Via-Strategien, Stitching
10:30–10:45	Pause	Kaffeepause
10:45–12:30	Multilayer-Design	Stack-up-Konzepte, Signal-, Power- und Groundlayer
12:30–13:30	Mittagspause	—
13:30–15:00	EMV / Signal Integrity	Schleifenflächen, Impedanz, Ground-Bounce, Entkopplung
15:00–15:15	Pause	Kaffeepause
15:15–17:00	Praxisübung	Routing einer mehrlagigen Leiterplatte

Tabelle 1.3: Beispielagenda – Tag 3



Zeit	Block	Inhalt
09:00–10:30	Fertigung & Assembly	Fertigungsregeln, Bestückbarkeit, Testbarkeit
10:30–10:45	Pause	Kaffeepause
10:45–12:30	Datenexport	Gerber/Drill, Pick & Place, BOM, 3D-Modelle
12:30–13:30	Mittagspause	—
13:30–14:45	Automatisierung	Jobsets, reproduzierbare Exportpipelines, Release-Strukturen
14:45–15:00	Pause	Kaffeepause
15:00–16:00	Designreviews	Review-Checklisten, typische Layoutfehler, Stage-Gate-Prozesse
16:00–17:00	Abschlussprojekt	Review der Beispielprojekte, Diskussion, Lessons Learned

Tabelle 1.4: Beispiellagenda – Tag 4

1.9 Beispiellagenda: 2-Tages-Kurzschulung

Zeit	Block	Inhalt
09:00–09:30	Einführung	Vorstellung der Teilnehmer, Kursziele, Überblick über KiCad und typische Entwicklungsworkflows
09:30–10:30	Projektstruktur	Aufbau eines KiCad-Projekts, Ordnerstruktur, Projektdateien, grundlegende Einstellungen, Versionsmanagement
10:30–10:45	Pause	Kaffeepause
10:45–12:30	Schaltplan-Grundlagen	Bauteile platzieren, Netze und Labels, Annotation, strukturierte Schaltplanerstellung
12:30–13:30	Mittagspause	—
13:30–14:45	Schaltplanorganisation	Hierarchische Sheets, Busse, strukturierte Funktionsblöcke
14:45–15:00	Pause	Kaffeepause
15:00–17:00	Praxisübung	Erstellung eines vollständigen Schaltplans einer Beispielschaltung inkl. BOM

Tabelle 1.5: Beispiellagenda – Tag 1 (Kurzschulung)



Zeit	Block	Inhalt
09:00–10:30	Bibliotheken	Symbole und Footprints verstehen, Bibliotheksstruktur, eigene Bauteile erstellen
10:30–10:45	Pause	Kaffeepause
10:45–12:30	PCB-Grundlagen	Board Setup, Net Classes, Import des Schaltplans ins Layout
12:30–13:30	Mittagspause	—
13:30–14:45	Platzierung & Routing	Bauteilplatzierung, manuelles Routing, Vias und Layerwechsel
14:45–15:00	Pause	Kaffeepause
15:00–16:00	Fertigungsdaten	Gerber/Drill-Export, Pick & Place Daten, grundlegende Designprüfung
16:00–17:00	Abschlussübung	Fertigstellung einer einfachen Leiterplatte und Export der Fertigungsdaten

Tabelle 1.6: Beispiellagenda – Tag 2 (Kurzschulung)



2 Parallele Schaltplanentwicklung mit hierarchischen Sheets

In größeren Teams ist es häufig notwendig, dass mehrere Entwickler gleichzeitig am selben Schaltplan arbeiten. Da KiCad-Schaltplandateien textbasiert sind und über SVN oder Git versioniert werden können, ist parallele Arbeit grundsätzlich möglich. Ohne geeignete Struktur führt dies jedoch schnell zu Merge-Konflikten und schwer nachvollziehbaren Änderungen.

Die bewährte Methode zur parallelen Entwicklung ist die Nutzung **hierarchischer Schaltplanseiten (Hierarchical Sheets)**.

2.1 Grundprinzip

Ein KiCad-Schaltplan kann aus mehreren hierarchischen Seiten bestehen. Jede dieser Seiten wird als eigene Datei gespeichert. Dadurch können verschiedene Entwickler unterschiedliche Teile des Designs bearbeiten, ohne sich gegenseitig zu blockieren.

Typische Struktur eines Projektes:

```
project/  
|  
|-- project.kicad_pro  
|-- project.kicad_sch  
|  
|-- power.kicad_sch  
|-- mcu.kicad_sch  
|-- sensors.kicad_sch  
|-- communication.kicad_sch
```

Der Top-Level-Schaltplan dient in erster Linie als strukturelle Übersicht des Systems. Technisch erforderlich sind lediglich die hierarchischen Schaltplanseiten (Hierarchical Sheets). Elektrische Verbindungen können entweder über hierarchische Ports im Top-Level oder über globale Labels und Versorgungssymbole innerhalb der Unterseiten realisiert werden. In größeren Projekten empfiehlt sich jedoch die

Definition klarer Schnittstellen über hierarchische Ports, um die Systemarchitektur nachvollziehbar zu halten.

2.2 Aufgabe des Top-Level-Schaltplans

Der Top-Level-Schaltplan dient als Architekturübersicht des Systems. Er sollte keine detaillierte Schaltung enthalten.

Mögliche Inhalte:

- Historie
- Hierarchical Sheets
- Verbindung der Funktionsblöcke
- Systembusse
- globale Spannungsnetze

Durch diese Struktur bleibt die Systemarchitektur übersichtlich und Änderungen an einzelnen Funktionsblöcken beeinflussen andere Entwickler nicht.

2.3 Verbindung zwischen Schaltplanseiten

Die Kommunikation zwischen hierarchischen Seiten erfolgt über **Hierarchical Labels bzw. Ports**. Diese definieren explizit, welche Signale zwischen zwei Funktionsblöcken ausgetauscht werden.

Beispiel:

```
Top-Level  
|  
|--- MCU Sheet  
|           |  
|           | SPI_MOSI  
|           |  
|--- Sensor Sheet
```

Innerhalb der jeweiligen Sheets werden entsprechende Ports definiert. Dadurch entstehen klar definierte Schnittstellen zwischen Funktionsblöcken.



2.4 Empfohlene Aufteilung großer Schaltpläne

Eine funktionale Modulstruktur erleichtert parallele Entwicklung und Wartung.

Typische Aufteilung:

- power
- microcontroller
- analog_frontend
- communication
- sensors
- connectors

Jeder dieser Funktionsblöcke kann von einem eigenen Entwickler bearbeitet werden.

2.5 Empfohlener Team-Workflow

Für parallele Entwicklung empfiehlt sich folgender Ablauf:

1. Systemarchitektur im Top-Level definieren
2. Schnittstellen zwischen Funktionsblöcken festlegen
3. für jeden Funktionsblock ein eigenes Sheet erstellen
4. Entwickler arbeiten ausschließlich an ihren jeweiligen Sheets
5. Änderungen werden über SVN/Git zusammengeführt

Wenn diese Regeln eingehalten werden, entstehen nur selten Merge-Konflikte.

2.6 Nutzung von Bussen

Bei größeren Schnittstellen empfiehlt sich die Verwendung von Bussen. Dadurch wird der Schaltplan übersichtlicher und Änderungen an Interfaces lassen sich einfacher durchführen.

Beispiel:

<pre>SPI-{MOSI,MISO,SCK,nCS} I2C-{SCL,SDA}</pre>
--

Busse reduzieren die Anzahl einzelner Leitungen im Top-Level und erleichtern die Darstellung komplexer Schnittstellen.

2.7 Layoutvorgaben aus dem Schaltplan

In KiCad können bestimmte Layoutvorgaben bereits im Schaltplan vorbereitet werden, obwohl die eigentliche physische Umsetzung erst im PCB-Editor erfolgt. Eine zentrale Rolle spielen dabei Netznamen und Netzklassen. Über konsistente Netznamen lassen sich beispielsweise differenzielle Signale automatisch erkennen (z. B. USB_D+/USB_D- oder CLK_P/CLK_N), sodass beim Routing entsprechende Differential-Pair-Regeln angewendet werden können. Zusätzlich können Netze im Board-Setup definierten Netzklassen zugeordnet werden, wodurch Eigenschaften wie Leiterbahnbreite, Mindestabstände oder Via-Geometrien automatisch gelten. Auch die Zuordnung von Footprints zu Symbolen erfolgt bereits im Schaltplan und bestimmt damit die physische Realisierung eines Bauteils im Layout. Auf diese Weise kann der Schaltplan als strukturelle Grundlage für ein regelbasiertes Layout dienen, während Platzierung, Routing, Kupferflächen oder Keepout-Zonen erst im PCB-Editor festgelegt werden.



2.8 Typische Fehler bei paralleler Schaltplanentwicklung

Mehrere Probleme treten regelmäßig auf, wenn Teams ohne klare Struktur arbeiten.

2.8.1 Mehrere Entwickler bearbeiten dasselbe Sheet

Wenn mehrere Entwickler gleichzeitig dieselbe Schaltplandatei ändern, entstehen fast immer Merge-Konflikte.

Empfehlung:

- ein Entwickler pro Sheet
- Änderungen möglichst klein halten

2.8.2 Unklare Schnittstellen

Wenn Signale zwischen Modulen nicht klar definiert sind, entstehen später Änderungen an mehreren Sheets gleichzeitig.

Empfehlung:

- Schnittstellen früh festlegen
- Signalnamen standardisieren

2.8.3 Übermäßige Nutzung globaler Labels

Globale Labels verbinden Netze projektweit und können unerwartete Verbindungen erzeugen.

Empfehlung:

- bevorzugt Hierarchical Labels verwenden
- globale Labels nur für definierte Versorgungsspannungen nutzen

2.9 Vorteile der hierarchischen Struktur

Die Nutzung hierarchischer Schaltpläne bietet mehrere Vorteile:

- parallele Entwicklung durch mehrere Entwickler
- geringere Merge-Konflikte
- klar strukturierte Systemarchitektur
- bessere Wartbarkeit großer Designs

Insbesondere bei Projekten mit vielen Bauteilen oder mehreren Entwicklern ist diese Struktur eine zentrale Voraussetzung für effiziente Zusammenarbeit.

3 Umgang mit Updates der eingebauten KiCad-Bibliotheken

Die in KiCad enthaltenen Standardbibliotheken werden regelmäßig zwischen Releases aktualisiert. Dabei stellt sich häufig die Frage, ob bestehende Projekte durch Library-Updates beeinflusst werden. Das Verhalten von KiCad ist so ausgelegt, dass bestehende Designs möglichst stabil bleiben.

3.1 Referenzen in Projekten

Ein Bauteil im Schaltplan enthält keine vollständige Kopie des Symbols, sondern eine Referenz auf eine Bibliothek. Diese Referenz besteht typischerweise aus:

- Symbolbibliothek
- Symbolname
- Footprintzuweisung
- Bauteilfeldern (z. B. Wert, Hersteller, MPN)



Das Projekt verweist somit auf Einträge in Symbol- und Footprintbibliotheken. Änderungen an der Bibliothek wirken sich jedoch nicht automatisch auf ein bestehendes Projekt aus. Sie werden erst übernommen, wenn eine explizite Aktualisierung der Symbole oder Footprints aus der Bibliothek durchgeführt wird.

3.2 Footprints im PCB

Beim Platzieren eines Bauteils wird der Footprint in das PCB kopiert. Das bedeutet:

- Änderungen an einer Footprintbibliothek ändern bestehende Leiterplatten nicht automatisch.
- Eine Aktualisierung erfolgt nur, wenn explizit eine Synchronisation mit der Bibliothek durchgeführt wird.

Dies geschieht über die Funktion *Update Footprints from Library*. Dadurch bleibt ein einmal erstelltes Layout stabil, auch wenn sich die zugrunde liegende Bibliothek später verändert.

3.3 Symbole im Schaltplan

Symbole bleiben grundsätzlich mit ihrer Bibliothek verknüpft. Änderungen an grafischen Elementen oder Metadaten in der Bibliothek können daher bei einer Aktualisierung übernommen werden.

KiCad bietet dafür eine explizite Funktion zur Aktualisierung der Symbole aus der Bibliothek. Dabei kann ausgewählt werden, ob beispielsweise nur grafische Elemente oder auch Pin-Definitionen übernommen werden sollen.

3.4 Unterschied zwischen Patch- und Major-Releases

Library-Änderungen unterscheiden sich je nach Art des Releases.

- **Patch-Releases** (z. B. 9.0 → 9.0.7): hauptsächlich Fehlerkorrekturen und neue Bauteile.
- **Major-Releases** (z. B. 9.x → 10.x): mögliche strukturelle Änderungen an Bibliotheken oder Namenskonventionen.

In Patch-Releases werden normalerweise keine Änderungen vorgenommen, die bestehende Designs unbrauchbar machen würden.

3.5 Empfohlene Vorgehensweise für stabile Projekte

Viele professionelle Teams verlassen sich nicht direkt auf die mitgelieferten Systembibliotheken. Stattdessen werden eigene Bibliotheken gepflegt.

Typische Struktur:

```
company_libraries/  
|  
|-- symbols/  
|-- footprints/  
|-- 3dmodels/
```

Projekte greifen dann auf diese versionierten Firmenbibliotheken zu. Dadurch entstehen mehrere Vorteile:

- reproduzierbare Builds
- kontrollierte Bauteildefinitionen
- keine Abhängigkeit von Änderungen in Systembibliotheken

Eine weitere Möglichkeit besteht darin, projektspezifische Bibliotheken zu verwenden, in die verwendete Bauteile kopiert werden.



3.6 Zusammenfassung

Die eingebauten KiCad-Bibliotheken können sich zwischen Releases ändern. Bestehende Projekte bleiben jedoch in der Regel stabil, weil:

- Footprints beim Platzieren in das PCB kopiert werden
- Symbolupdates nur explizit durchgeführt werden
- Patch-Releases nur minimale Änderungen enthalten

Für professionelle Entwicklungsprozesse empfiehlt es sich dennoch, eigene versionierte Bibliotheken zu verwenden und diese über Versionskontrollsysteme wie Git zu verwalten.

4 Kollaboratives Arbeiten mit Bibliotheken

Elektronikprojekte werden zunehmend komplexer und werden selten von nur einer Person entwickelt. Mehrere Entwickler arbeiten parallel an Schaltplänen, Layouts und Bauteilbibliotheken. Ohne klare Struktur entstehen schnell Probleme: unterschiedliche Footprints, falsche Pinbelegungen, verlorene Änderungen oder nicht reproduzierbare Designs.

Das zentrale Ziel einer gemeinsamen Bibliothek ist daher:

- **Reproduzierbarkeit von Designs**
- **Konsistenz von Symbolen und Footprints**
- **Nachvollziehbarkeit von Änderungen**
- **Reduktion von Fehlern im Layout und in der Fertigung**

Wenn mehrere Entwickler ohne klare Regeln an Bibliotheken arbeiten, entstehen typischerweise folgende Situationen:

- zwei unterschiedliche Footprints für dasselbe Bauteil
- unterschiedliche Pinbezeichnungen
- überschriebenen Änderungen durch andere Entwickler
- Projekte, die nach einiger Zeit nicht mehr gebaut werden können

Eine strukturierte Versionsverwaltung und klar definierte Prozesse verhindern diese Probleme.

4.1 Grundprinzipien für Teamarbeit mit KiCad

Die folgenden Prinzipien haben sich in der Praxis als stabil und wartbar erwiesen:

1. Bibliotheken werden **versioniert**
2. Bibliotheken liegen in einem **separaten Repository**
3. Projekte referenzieren **definierte Bibliotheksversionen**
4. Änderungen werden über **Review-Prozesse** integriert

Das wichtigste Werkzeug zur Umsetzung dieser Prinzipien ist ein Versionskontrollsystem wie Git.

4.2 Empfohlene Repository-Struktur

Eine saubere Trennung zwischen Projekten und Bibliotheken reduziert Konflikte und verbessert Wartbarkeit.



4.2.1 Bibliotheksrepository

Ein dediziertes Repository für Bauteilbibliotheken:

```
kicad-libraries/  
|  
|-- symbols/  
|   |-- passives.kicad_sym  
|   |-- connectors.kicad_sym  
|   |-- mcu.kicad_sym  
|  
|-- footprints/  
|   |-- resistors.pretty/  
|   |-- capacitors.pretty/  
|   |-- packages.pretty/  
|  
|-- 3dmodels/  
|   |-- packages/  
|  
|-- templates/  
|  
|-- documentation/
```

Vorteile:

- klare Verantwortlichkeit
- einfache Versionierung
- Wiederverwendbarkeit zwischen Projekten

4.2.2 Projektrepository

Ein Projekt enthält typischerweise:

```
project-name/  
|  
|-- hardware/  
|   |-- project.kicad_pro  
|   |-- project.kicad_sch  
|   |-- project.kicad_pcb  
|  
|-- libraries/ (optional lokale  
Bauteile)  
|  
|-- manufacturing/  
|  
|-- documentation/
```

Bibliotheken werden entweder über:

- Git Submodule
- feste Versionsstände
- Umgebungsvariablen

eingebunden.

4.3 Einbindung der Bibliotheken

4.3.1 Projekt-spezifische Library-Tables

KiCad unterstützt zwei Arten von Bibliotheken:

- globale Bibliotheken
- projekt-spezifische Bibliotheken

Für Teamarbeit sind **projekt-spezifische Bibliotheken** vorzuziehen.

Grund:

- Projekte bleiben reproduzierbar
- keine Abhängigkeit von lokalen Installationen
- Versionsstände sind kontrollierbar

4.3.2 Nutzung von Umgebungsvariablen

Ein häufiges Muster ist eine zentrale Variable:

```
KICAD_LIB_ROOT  
KICAD_PROJECT_DIR
```

Die Libraries werden relativ dazu referenziert.

Beispiel:

```
${KICAD_LIB_ROOT}/symbols  
${KICAD_LIB_ROOT}/footprints  
${KICAD_PROJECT_DIR}/symbols  
${KICAD_PROJECT_DIR}/footprints
```



Dadurch funktionieren Projekte auf unterschiedlichen Rechnern ohne Anpassungen.

- Nachteil: potenzielle Redundanz bei mehreren Projekten

4.4 Projekt- vs. globale Bibliotheken in KiCad

In KiCad können Bauteilbibliotheken sowohl **projektbezogen** als auch **global** verwaltet werden. Die Wahl der richtigen Strategie hat direkten Einfluss auf Wiederverwendbarkeit, Wartbarkeit und Reproduzierbarkeit eines Designs.

Projektbibliotheken sind insbesondere für **projektspezifische oder kritische Bauteile** empfehlenswert. KiCad verwaltet die projektspezifischen Bibliotheken in den Dateien `sym-lib-table` und `fp-lib-table` im Projektverzeichnis.

Empfohlene Praxis

Eine bewährte Strategie ist die Kombination beider Ansätze:

Globale Bibliotheken

Globale Bibliotheken stehen systemweit für alle Projekte zur Verfügung. Sie werden typischerweise zentral gepflegt und enthalten häufig verwendete Standardbauteile.

- Vorteil: Wiederverwendung über mehrere Projekte hinweg
- Vorteil: zentrale Pflege und Konsistenz
- Nachteil: Änderungen wirken sich auf alle Projekte aus
- Nachteil: Versionsstände sind schwer nachvollziehbar

- Globale Bibliothek für Standardbauteile
- Projektbibliothek für projektspezifische oder angepasste Bauteile
- Vor Freigabe: alle kritischen Bauteile in das Projekt übernehmen
- Nach erfolgreicher Implementierung im Projekt, relevante Bauteile von der Projektbibliothek in die globale Bibliothek übernehmen.

Dies erhöht die Stabilität und Nachvollziehbarkeit im Sinne von Product Lifecycle Management (PLM) und Design-Reviews.

Globale Bibliotheken eignen sich insbesondere für **stabile, geprüfte Standardbauteile**.

Nachträgliche Korrektur und Migration

Projektbibliotheken

Projektbibliotheken sind Bestandteil eines konkreten Projekts und werden gemeinsam mit den Projektdaten gespeichert.

Wird ein Projekt ursprünglich mit globalen Bibliotheken erstellt, kann dies später zu Problemen führen (z. B. fehlende Bauteile oder geänderte Footprints). Eine nachträgliche Korrektur ist jedoch möglich.

Typisches Vorgehen:

- Vorteil: reproduzierbare Designs (kein Einfluss durch externe Änderungen)
 - Vorteil: projektindividuelle Anpassungen möglich
 - Vorteil: einfache Weitergabe des Projekts (z. B. als ZIP)
1. **Bibliotheken lokalisieren:** verwendete Symbole und Footprints identifizieren
 2. **In Projekt kopieren:** relevante Bauteile in eine projektlokale Bibliothek übernehmen



3. **Referenzen aktualisieren:** Verknüpfungen im Schaltplan und Layout auf die Projektbibliothek umstellen
 4. **ERC/DRC durchführen:** Konsistenz prüfen
 5. **Release prüfen:** sicherstellen, dass alle Daten vollständig im Projekt enthalten sind
- erfordert konsistente Pfadstruktur auf allen Rechnern
 - **Eingebettete 3D-Modelle:**
 - Speicherung direkt im Projekt (typischerweise in der PCB-Datei)
 - vollständige Portabilität des Projekts
 - größere Dateigröße

Relevanz für Design-Reviews

Im Rahmen eines Design-Reviews ist sicherzustellen:

- Alle verwendeten Bauteile sind eindeutig referenziert
- Keine Abhängigkeit von externen, nicht versionierten Bibliotheken besteht
- Das Projekt ist vollständig reproduzierbar (z. B. für Fertigung oder Weiterentwicklung)

Dies ist insbesondere für Freigabestände und langfristige Wartbarkeit entscheidend.

4.5 Einbetten von 3D-Modellen in KiCad

KiCad unterstützt die Verwendung von 3D-Modellen zur Visualisierung und mechanischen Integration von Leiterplatten. Standardmäßig werden 3D-Modelle (z. B. im STEP- oder VRML-Format) über Dateipfade referenziert. Alternativ besteht jedoch die Möglichkeit, 3D-Modelle direkt in das Projekt einzubetten.

Externe Referenzierung vs. Einbettung

- **Externe 3D-Modelle:**
 - Referenz über Dateipfad (z. B. `${KICAD6_3DMODEL_DIR}`)
 - kleine Projektgröße

Vorteile der Einbettung

- keine Abhängigkeit von externen Verzeichnissen oder Umgebungsvariablen
- vollständige Weitergabe des Projekts möglich (z. B. an Fertiger oder Kunden)
- konsistente Darstellung im 3D-Viewer und bei STEP-Exporten

Nachteile

- deutlich größere Projektdateien
- erschwerte Aktualisierung von 3D-Modellen bei Änderungen
- eingeschränkte Wiederverwendbarkeit identischer Modelle über mehrere Projekte

Empfohlene Praxis

Für die Entwicklung empfiehlt sich die Nutzung externer, versionierter 3D-Bibliotheken. Vor einem Freigabestand oder bei Weitergabe des Projekts kann es sinnvoll sein, kritische 3D-Modelle einzubetten, um eine reproduzierbare mechanische Integration sicherzustellen.

Insbesondere bei der Zusammenarbeit mit Mechanik (MCAD) und bei STEP-Exporten sollte geprüft werden, ob alle relevanten Modelle verfügbar und korrekt ausgerichtet sind.



4.6 Empfohlener Workflow für Bibliotheksänderungen

Ein stabiler Workflow reduziert Fehler erheblich.

4.6.1 Typischer Ablauf

1. Entwickler erstellt Branch
2. neues Symbol oder Footprint wird erstellt
3. lokale Prüfung
4. Pull Request
5. Review durch zweiten Entwickler
6. Merge in Hauptbranch

4.6.2 Prüfregeln für Footprints

Vor dem Merge sollte mindestens überprüft werden:

- Padgrößen und Pitch
- Courtyard
- Lötstoppmasken
- Polarität
- Pin-Nummerierung
- 3D-Modell-Ausrichtung

Diese Kontrolle verhindert kostspielige PCB-Fehler.

4.7 Typische Fehler in Teams

4.7.1 Gemeinsame Netzlaufwerk-Bibliotheken

Ein häufiger Fehler ist die Nutzung einer zentralen Bibliothek auf einem Netzlaufwerk.

Probleme:

- keine Versionshistorie
- Änderungen überschreiben sich
- alte Projekte brechen

Diese Methode ist für professionelle Entwicklung ungeeignet.

4.7.2 Direkte Änderungen in der Hauptbibliothek

Wenn Entwickler direkt Änderungen in der zentralen Bibliothek vornehmen:

- entstehen ungetestete Änderungen
- Projekte können plötzlich andere Footprints verwenden
- Fehler sind schwer nachverfolgbar

Branch-basierte Entwicklung verhindert diese Probleme.

4.7.3 Mehrere Personen bearbeiten dieselbe Bibliothek gleichzeitig

KiCad Bibliotheksdateien sind zwar textbasiert, aber nicht merge-freundlich.

Typische Konflikte:

- Symboldefinitionen
- Footprint-Metadaten
- Property-Änderungen

Daher sollten Änderungen möglichst klein und fokussiert sein.



4.7.4 Keine klaren Namensregeln

Fehlende Namensregeln führen zu:

- doppelten Bauteilen
- schwer auffindbaren Symbolen
- inkonsistenten Metadaten

Beispiel für Naming:

- R_0603
- C_0402
- QFN_32_5x5_0.5

4.8 Empfohlene Qualitätsregeln

Für professionelle Bibliotheken sollten folgende Standards gelten:

- alle Bauteile enthalten Hersteller- und Manufacturer Part Number (MPN)-Felder
- Footprints besitzen vollständige Courtyards
- 3D Modelle sind konsistent ausgerichtet
- Pin-Nummern entsprechen exakt dem Datenblatt

Zusätzlich empfiehlt sich eine Dokumentation der Bibliotheksregeln.

4.9 Zusammenfassung

Eine saubere Bibliotheksstruktur ist eine Grundvoraussetzung für stabile Elektronikentwicklung im Team.

Die wichtigsten Regeln sind:

- Bibliotheken versionieren
- Bibliotheken vom Projekt trennen
- Änderungen über Review-Prozesse integrieren

- projekt-spezifische Library-Konfiguration verwenden

Teams, die diese Prinzipien konsequent anwenden, vermeiden viele typische Fehler und erhöhen die Qualität ihrer Designs erheblich.

5 Migration und Import aus anderen EDA-Werkzeugen

Der Import bestehender Designs aus anderen EDA-Systemen nach KiCad ist grundsätzlich möglich und wird von KiCad direkt unterstützt. Dennoch sollte ein Import stets als **technische Migration mit anschließender Validierung** verstanden werden und nicht als verlustfreie Konvertierung. Unterschiede in Datenmodellen, Bibliotheksstrukturen, Layer-Konzepten und Designregeln führen in der Praxis fast immer zu Nacharbeit.

Die offizielle Dokumentation von KiCad beschreibt die unterstützten Importmechanismen und deren Einschränkungen ausführlich [1].

5.1 Grundprinzipien für den Import

Ein professioneller Import-Workflow sollte sich an folgenden Grundsätzen orientieren:

- **Originaldaten unverändert archivieren.** Das Quellprojekt dient als Referenz.
- **Importierte Daten als neues Projekt behandeln.** Nach dem Import entsteht ein eigenständiges KiCad-Projekt.
- **Schaltplan und Layout getrennt prüfen.** ERC, DRC, Netze und Bibliothekszuordnungen müssen validiert werden.
- **Bibliotheken bewusst bereinigen.** Importierte Symbole und Footprints sollten langfristig in konsolidierte Bibliotheken überführt werden.



- **Fertigungsdaten neu erzeugen.** Gerber-, Bohr-, Pick&Place- und BOM-Daten werden aus KiCad neu generiert.

5.2 Empfohlener allgemeiner Migrationsablauf

Der folgende Ablauf hat sich für Importe aus fremden EDA-Systemen bewährt:

1. Quellprojekt sichern

Alle Originaldateien, Bibliotheken, Designregeln und vorhandenen Fertigungsdaten archivieren.

2. Referenzdaten erzeugen

Aus dem Ursprungssystem sollten Vergleichsdaten erzeugt werden:

- Schaltplan-PDF
- Stückliste
- Gerberdaten
- Bohrdaten
- Pick&Place-Daten

3. Import nach KiCad durchführen

Der Import erfolgt über die integrierten Importfunktionen für unterstützte Formate.

4. Schaltplan prüfen

Zu kontrollieren sind insbesondere:

- Symbolzuordnung
- Netznamen
- Hierarchie
- Busdarstellung
- ERC-Ergebnisse

5. PCB prüfen

Zu kontrollieren sind insbesondere:

- Boardkontur
- Layerzuordnung
- Footprints
- Kupferflächen
- Vias
- Texte
- DRC-Ergebnisse

6. Designregeln neu definieren

Importer übernehmen Designregeln oft nur teilweise. Deshalb sollten in KiCad gezielt neu geprüft werden:

- Leiterbahnbreiten
- Mindestabstände
- Via-Größen
- Net Classes

7. Bibliotheken konsolidieren

Importierte Symbole und Footprints werden auf Dubletten und korrekte Pinzuordnungen geprüft.

8. Fertigungsdaten neu erzeugen

Alle Produktionsdaten werden aus KiCad neu generiert und mit Referenzdaten verglichen.

5.3 Typische Fehlerbilder bei Imports

Unabhängig vom Ursprungssystem treten häufig folgende Probleme auf:

- fehlende Bibliothekselemente
- unvollständig übernommene Designregeln
- falsche Layerzuordnung
- verschobene Texte oder Markierungen



- unvollständig konvertierte Kupferflächen
- inkonsistente Footprintzuordnung

5.4 Import aus EAGLE

Die Migration von EAGLE nach KiCad ist in vielen Fällen gut möglich. Besonders klassische 2-Layer-Designs lassen sich häufig mit überschaubarer Nacharbeit übernehmen.

KiCad unterstützt den Import von EAGLE-Projekten im XML-Format (ab EAGLE Version 6) direkt über die integrierte Importfunktion [1].

Typische Besonderheiten bei EAGLE-Imports

- **Busstrukturen:** Bus-Einträge müssen teilweise manuell ergänzt werden.
- **Bibliotheken:** Importierte Bibliotheken sollten später in konsolidierte KiCad-Bibliotheken überführt werden.
- **Kupferflächen:** Polygon-Prioritäten und Füllverhalten sollten geprüft werden.
- **Designregeln:** Clearance und Leiterbahnbreiten müssen häufig neu definiert werden.

Empfohlene Vorgehensweise

1. Originalprojekt sichern
2. Referenzdaten erzeugen
3. Import durchführen
4. Schaltplan prüfen
5. Layout prüfen
6. Bibliotheken bereinigen
7. Fertigungsdaten neu erzeugen

5.5 Import aus Altium

Auch Altium-Projekte können nach KiCad importiert werden. Aufgrund der komplexeren Datenmodelle erfordert dieser Prozess häufig mehr manuelle Nacharbeit als ein EAGLE-Import.

Die KiCad-Dokumentation empfiehlt bei Altium-Projekten häufig, zunächst das PCB zu importieren und danach die einzelnen Schaltplanblätter schrittweise zu übernehmen [1].

Typische Besonderheiten bei Altium-Imports

- **Mehrblatt-Schaltpläne:** Hierarchie und Sheetstruktur müssen geprüft werden.
- **Layerstruktur:** Mechanische und PCB-Layer müssen neu interpretiert werden.
- **Designregeln:** Komplexe Regelwerke werden oft nur teilweise übernommen.
- **Bibliotheken:** Symbol- und Footprintzuordnungen müssen konsolidiert werden.

Empfohlene Vorgehensweise

1. Altium-Projekt archivieren
2. Referenzdaten erzeugen
3. PCB importieren
4. Schaltplanblätter importieren
5. Designregeln und Layer prüfen
6. Bibliotheken konsolidieren
7. Fertigungsdaten neu erzeugen



5.6 Zusammenfassung

Ein Import aus EAGLE, Altium oder anderen EDA-Systemen kann den Umstieg auf KiCad erheblich beschleunigen. Entscheidend ist jedoch nicht der reine Dateitransfer, sondern die systematische technische Validierung des importierten Designs. Nur so lässt sich sicherstellen, dass das Projekt langfristig zuverlässig weiterentwickelt werden kann.

6 Wichtige Tastenkombinationen in KiCad

Eine effiziente Nutzung von KiCad erfordert die sichere Anwendung wichtiger Tastenkombinationen. Viele Funktionen lassen sich deutlich schneller über Shortcuts ausführen als über Menüs oder Werkzeugleisten. Besonders bei häufig wiederkehrenden Arbeitsschritten wie Platzieren, Verschieben oder Routing spart dies erheblich Zeit.

Die meisten Tastenkombinationen sind in Schaltplan-Editor und PCB-Editor ähnlich aufgebaut. Einige Befehle sind jedoch werkzeugspezifisch.

6.1 Grundlegende Shortcuts (allgemein)

Taste	Funktion
Space	Nullpunkt für Koordinatenanzeige setzen
Esc	aktuellen Befehl abbrechen
Ctrl + Z	Rückgängig
Del	ausgewähltes Objekt löschen
Ctrl + C	kopieren
Ctrl + V	einfügen
Ctrl + M	Objekt verschieben
E	Eigenschaften des Objekts öffnen
R	Objekt drehen
F	Objekt spiegeln

6.2 Shortcuts im Schaltplan-Editor

Taste	Funktion
A	Bauteil platzieren
E	Bauteil Eigenschaften
CTRL + E	Symboleditor öffnen
W	Leitung (Wire) zeichnen
L	Netlabel platzieren
P	Power-Symbol platzieren
B	Bus platzieren
K	Bus-Ein/Ausleitung platzieren
T	Text platzieren
J	Verbindungspunkt (Junction) setzen
M	Bauteil verschieben
Q	„Keine Verbindung“ Kennzeichnung setzen
G	Bauteil greifen und mit Verbindungen bewegen

6.3 Shortcuts im PCB-Editor

Taste	Funktion
X	interaktives Routing starten (Leiterbahn zeichnen)
e	Eigenschaften öffnen
V	Vertical Interconnect Access (VIA) platzieren und im definierten Lagenpaar weiter routen
<	VIA platzieren und Abfrage in welcher Lager weitergeroutet werden soll
D	Leiterbahnsegment ziehen (Drag)
Ctrl + <	Routing-Modus des interaktiven Routers wechseln
Ctrl + E	Footprint-Editor öffnen
Ctrl + Tab	Lagenanzeige umschalten
U	Leiterbahn komplett selektieren
Del	Selektierten Leiterbahnabschnitt löschen
Shift + Del	Leiterbahn komplett löschen
B	Kupferflächen neu berechnen (Fill Zones)
F	Kupferfläche (Zone) platzieren
M	Bauteil verschieben
G	Bauteil greifen und mit verbundenen Leiterbahnen bewegen
R	Bauteil drehen
F	Bauteil auf die andere Leiterplattenseite spiegeln

Anmerkung: Der interaktive Router besitzt mehrere Betriebsmodi (z. B. Push-and-Shove, Walk-Around oder Highlight Collisions).



6.4 Navigation und Ansicht

Taste	Funktion
Mausrad	Zoomen
Shift + Mausrad	horizontales Scrollen
Ctrl + Mausrad	schneller Zoom
F4	Zoom auf Auswahl
Home	gesamte Leiterplatte anzeigen

6.5 Hinweis zur Anpassung

KiCad erlaubt die Anpassung der Tastenkombinationen über:

Preferences → Hotkeys

Gerade in Teams empfiehlt es sich, häufig genutzte Shortcuts zu standardisieren, um einen konsistenten Workflow zwischen Entwicklern sicherzustellen.

7 Referenzebenen, Rückstrompfade und Stromschleifen

Ein zentrales Missverständnis im Leiterplattendesign besteht darin, Signale ausschließlich als „Leiterbahnen mit Spannungsinformation“ zu betrachten. Für ein robustes Design muss jedoch immer der vollständige Stromkreis betrachtet werden: Zum Hinweg des Signals gehört immer auch ein Rückweg. Gerade bei schnellen Flanken und hohen Frequenzanteilen ist dieser Rückstrompfad entscheidend für EMV, Signalqualität und Störfestigkeit.

7.1 Das elektrische Signal als Stromkreis

Jede Signalverbindung bildet gemeinsam mit ihrem Rückstrompfad eine Schleife. Die elektromagnetischen Eigenschaften dieser Schleife bestimmen wesentlich:

- abgestrahlte Störungen,
- eingekoppelte Störungen,
- Übersprechen zu benachbarten Signalen,
- Spannungsabfälle und Referenzverschiebungen.

Die Aussage „ein Signal braucht eine Referenz“ ist in der Praxis oft wichtiger als die reine Leiterbahnführung.

7.2 Rückstrom bei niedrigen und hohen Frequenzen

Bei niedrigen Frequenzen verteilt sich der Rückstrom vergleichsweise breit im gesamten verfügbaren Rückleiter. Mit steigender Frequenz konzentriert sich der Rückstrom zunehmend in unmittelbarer Nähe unter der Signalleitung, sofern eine zusammenhängende Referenzfläche vorhanden ist.

Daraus folgen zwei wichtige Regeln:

1. schnelle Signale sollten bevorzugt über einer geschlossenen Referenzfläche geführt werden,
2. Einschnitte, Schlitze oder Layerwechsel ohne Rückstromübergang verschlechtern das Verhalten deutlich.

7.3 Schleifenfläche als Schlüsselkriterium

Je größer die Fläche einer Stromschleife, desto größer sind im Regelfall ihre parasitäre Induktivität und ihre Neigung zur Abstrahlung. Gute Layouts reduzieren daher die Schleifenfläche systematisch.

Praktische Konsequenzen:

- Signalleitungen nahe an ihrer Referenzlage führen,
- Vor- und Rückstrompfad geometrisch eng koppeln,



- unnötige Layerwechsel vermeiden,
- zusammengehörige Hin- und Rückwege nicht räumlich trennen.
- VIAs für den Signalpfad und VIAs für den Rückstrompfad sollten zusammen betrachtet werden.

7.4 Probleme unterbrochener Referenzflächen

Besonders kritisch sind:

- Leiterbahnen über Splits in Masse- oder Versorgungsflächen,
- Signale, die beim Layerwechsel ihre Referenzfläche wechseln,
- lange Rückstromumwege um Schlitze, Aussparungen oder Keepouts.

In solchen Fällen vergrößert sich die Schleifenfläche. Dies führt häufig zu:

- erhöhter EMV-Abstrahlung,
- Störbeeinflussung empfindlicher Analog- oder Taktsignale,
- erhöhtem Übersprechen,
- instabilem Verhalten bei schnellen Interfaces.

7.5 Bezugslagenwechsel und Stitching-Vias

Wechselt ein Signal die Lage und damit möglicherweise auch seine Referenzebene, sollte der Rückstrompfad aktiv mitgedacht werden. In vielen Fällen sind dazu nahe platzierte Stitching-Vias sinnvoll, um den Rückstrom in die neue Referenzlage zu überführen.

Dabei gilt:

- der Wechsel der Signallage ist nicht nur ein Routing-Thema,
- jeder Layerwechsel ist zugleich ein Feld- und Rückstromthema,

7.6 Analoge und digitale Bereiche

Die Trennung von analog und digital ist kein Selbstzweck. Sie ist nur dann sinnvoll, wenn damit reale Störpfade kontrolliert werden. Problematisch ist weniger die funktionale Trennung als vielmehr die unbeabsichtigte Unterbrechung von Referenzflächen oder das Erzwingen unnötig großer Rückstromschleifen.

Eine saubere Partitionierung bedeutet daher:

- kritische Funktionsgruppen lokal bündeln,
- Rückstrompfade lokal halten,
- Übergänge zwischen Bereichen bewusst definieren,
- keine „Ground Splits“ ohne klares Stromführungskonzept vorsehen.

7.7 Merksätze für Designreviews

Für Reviews haben sich folgende Leitfragen bewährt:

- Wo fließt der Rückstrom dieses Signals?
- Gibt es unter der Leitung eine zusammenhängende Referenzfläche?
- Vergrößert ein Layerwechsel die Schleifenfläche?
- Überquert das Signal einen Split oder einen Ausschnitt?
- Sind empfindliche und störende Stromschleifen räumlich voneinander getrennt?



7.8 Zusammenfassung

Leiterbahnführung allein ist kein vollständiges Layoutkriterium. Entscheidend ist stets die Kombination aus Signalleitung, Referenzfläche und Rückstrompfad. Wer konsequent in Stromschleifen denkt, verbessert EMV, Signalintegrität und Robustheit eines Designs oft stärker als durch nachträgliche Detailoptimierungen.

8 ESD-Schutz an Schnittstellen

Rationale: Viele Feldausfälle entstehen an berührbaren oder kabelgebundenen Schnittstellen. Electro Static Discharge (ESD) ist nicht „Bauteilwahl“, sondern vor allem **Strompfad- und Layout-Design**.

8.1 Engineering-Regeln (Kurzliste)

- Transient Voltage Suppressor Diode (TVS) **so nah wie möglich an den Stecker** (vor der „Schutzstrecke“).
- Ableitpfad TVS→GND/Chassis: **kurz, breit, wenige VIAs**.
- **Zwei VIA-Vias parallel** am TVS sind meist wirksamer als Via-Durchmesser-Optimierung.
- Kritische Signale nicht unter TVS/ESD-Pfaden routen (Kopplung/Übersprechen).
- Getrennte Konzepte für **Chassis/Shield** vs. Signal-GND (falls vorhanden) sauber dokumentieren.
- Serienwiderstand (z. B. 22–100 Ω) nahe am IC kann ESD-Strom in den IC begrenzen.
- ESD-Entry-Punkte als eigene Reviewliste führen (Schnittstellenmatrix).

9 Entkopplung und Power-Distribution-Network

Die Versorgungsstruktur einer elektronischen Baugruppe entscheidet wesentlich über deren Stabilität, Störfestigkeit und elektromagnetisches Verhalten. Eine Versorgung darf nicht nur unter statischen Gesichtspunkten betrachtet werden. Reale Schaltungen erzeugen zeitabhängige Lastsprünge, hochfrequente Stromanteile und parasitäre Resonanzen. Deshalb ist die Stromversorgung als Power Distribution Network (PDN) zu verstehen.

9.1 Warum Entkopplung notwendig ist

Digitale Bausteine und schnelle Analogschaltungen entnehmen ihren Versorgungen keine konstanten Ströme. Stattdessen treten kurzzeitige Stromspitzen auf, etwa bei:

- Taktflanken,
- Schaltvorgängen interner Logik,
- Umschalten von Ausgängen,
- Aktivität von Speichern, Prozessoren oder Treibern.

Kann die Versorgung diese Stromspitzen lokal nicht bereitstellen, entstehen Spannungsabfälle und Störungen auf den Versorgungsschienen.

9.2 Lokale und globale Entkopplung

Entkopplung erfolgt auf mehreren Ebenen:

- **lokale Entkopplung** direkt am Bauteil für schnelle Stromanteile,
- **gruppenbezogene Entkopplung** für Funktionsblöcke,
- **zentrale Pufferung** im Bereich von Spannungsreglern oder Einspeisepunkten.



Jede dieser Ebenen erfüllt eine andere Aufgabe. Ein einzelner Kondensator kann daher nie „alles lösen“.

9.3 Parasitäre Induktivität als Hauptproblem

In der Praxis scheitert Entkopplung selten am nominellen Kapazitätswert, sondern häufig an parasitären Induktivitäten:

- Leiterbahnlängen,
- VIA-Induktivitäten,
- ungünstige Masseanbindung,
- große Stromschleifen zwischen Pin, Kondensator und Referenzfläche.

Deshalb ist die Platzierung oft wichtiger als die reine Auswahl eines möglichst großen Kondensators.

9.4 Grundregeln für die Platzierung

Für wirksame Entkopplung gelten folgende Grundregeln:

1. Entkopplungskondensatoren möglichst nahe an den Versorgungspins platzieren,
2. Verbindung zwischen Versorgungspin, Kondensator und Referenzfläche kurz und breit halten,
3. Rückstrompfad des Kondensators konsequent mitdenken,
4. mehrere Versorgungspins eines Bauteils differenziert betrachten,
5. Regler, Last und Pufferung als zusammenhängendes System behandeln.

9.5 Breitbandige Entkopplung

Da reale Lasten Störungen über einen weiten Frequenzbereich erzeugen, wird die Versorgung typischerweise breitbandig abgestützt. Das geschieht durch die Kombination unterschiedlicher Maßnahmen:

- kleine, sehr nahe platzierte Kondensatoren für hohe Frequenzen (z. B. 100 nF),
- mittlere Kapazitäten für lokale Lastsprünge (z. B. 10 µF),
- größere Pufferkondensatoren für langsamere Änderungen und Gruppenversorgung (z. B. 220 µF).

Wichtig ist dabei nicht nur die Anzahl der Kondensatoren, sondern deren wirksame Einbindung in das PDN.

9.6 Versorgungsflächen und Stromverteilung

Versorgungslagen und Masseflächen reduzieren Impedanz und verbessern die Stromverteilung. Besonders wirksam sind eng gekoppelte Lagenpaare, da sie:

- geringe Schleifenflächen erzeugen,
- Rückstrompfade stabilisieren,
- die hochfrequente Versorgungskopplung verbessern.

Eine schlechte Flächenaufteilung oder unnötig lange Zuleitungen können die Wirkung guter Entkopplung weitgehend zunichtemachen.

9.7 Typische Fehlerbilder

Häufige Fehler sind:

- Kondensatoren zwar vorhanden, aber zu weit entfernt oder zu dünn angebunden,
- gemeinsame lange Zuleitungen zu mehreren Kondensatoren,



- fehlende Masseanbindung mit kurzer Rückführung,
- Entkopplung nur nach Faustwerten statt nach Lastprofil,
- ungünstige Positionierung von Regler, Last und Pufferung.

Solche Fehler äußern sich oft in sporadischen Fehlfunktionen, Jitter, Reset-Problemen, erhöhtem Störpegel oder unerwarteten EMV-Problemen.

Symbol	Bedeutung
L_{VIA}	parasitäre Induktivität der Durchkontaktierung
μ	magnetische Permeabilität des Mediums (für FR4 $\mu \approx \mu_0$)
μ_0	magnetische Feldkonstante = $4\pi \cdot 10^{-7} \text{ H/m}$
l	Länge der VIA (typisch etwa Leiterplattendicke)
d	Bohrdurchmesser bzw. effektiver Via-Durchmesser

Für FR4 kann die magnetische Permeabilität näherungsweise mit der Vakuumpermeabilität angesetzt werden.

9.8 Bewertung im Review

In Designreviews helfen folgende Fragen:

- Welche Lastsprünge sind in diesem Block zu erwarten?
- Sind die kritischen Versorgungspins lokal entkoppelt?
- Wie groß ist die Schleife zwischen Pin, Kondensator und Referenz?
- Gibt es Engstellen in der Stromversorgung?
- Ist die Aufteilung in lokale und zentrale Pufferung plausibel?

Beispielrechnung für verschiedene Via-Durchmesser

Via-Durchmesser $d = 0,15 \text{ mm}$

$$L_{\text{VIA}} \approx 1,41 \text{ nH} \quad (9.2)$$

Via-Durchmesser $d = 0,30 \text{ mm}$

$$L_{\text{VIA}} \approx 1,20 \text{ nH} \quad (9.3)$$

Via-Durchmesser $d = 0,50 \text{ mm}$

$$L_{\text{VIA}} \approx 1,05 \text{ nH} \quad (9.4)$$

9.9 Parasitäre Induktivität von Durchkontaktierungen (VIAs)

Durchkontaktierungen besitzen eine parasitäre Induktivität, die insbesondere bei schnellen Stromflanken und in der Versorgungsentkopplung eine wichtige Rolle spielt. Eine häufig verwendete Näherungsformel für die Induktivität einer VIA lautet:

$$L_{\text{VIA}} \approx \frac{\mu}{2\pi} l \left[\ln\left(\frac{4l}{d}\right) + 1 \right] \quad (9.1)$$

Die Formelzeichen bedeuten:

Interpretation

Die Berechnung zeigt, dass der VIA-Durchmesser die parasitäre Induktivität nur logarithmisch beeinflusst. Eine Vergrößerung des Durchmessers reduziert die Induktivität daher nur moderat. Deutlich wirksamer ist es, mehrere VIAs parallel zu verwenden: Zwei identische VIAs halbieren näherungsweise die resultierende Induktivität. In der Praxis ist es deshalb meist effektiver, mehrere kleine VIAs parallel zu platzieren (z. B. bei Entkopplungskondensatoren oder Referenzflächenübergängen), anstatt lediglich den Durchmesser einzelner VIAs zu vergrößern.



9.10 Ohmscher Widerstand und Stromtragfähigkeit von Durchkontaktierungen (VIAs)

Neben der parasitären Induktivität besitzen Durchkontaktierungen auch einen ohmschen Widerstand. Dieser entsteht durch die endliche Leitfähigkeit der metallisierten Kupferhülse in der Bohrung. Für viele Anwendungen ist dieser Widerstand klein, kann jedoch bei hohen Strömen oder in Versorgungsnetzen relevant werden.

Eine Näherungsformel für den Widerstand einer VIA lautet:

$$R_{\text{VIA}} \approx \rho \frac{l}{\pi d t} \quad (9.5)$$

Die Formelzeichen bedeuten:

Symbol	Bedeutung
R_{VIA}	ohmscher Widerstand der Durchkontaktierung
ρ	spezifischer elektrischer Widerstand des Leitermaterials (Kupfer: $1,72 \cdot 10^{-8} \Omega\text{m}$)
l	Länge der VIA (typisch etwa Leiterplattendicke)
d	Bohrdurchmesser der VIA
t	Dicke der Kupfermetallisierung in der Bohrung

Da eine VIA nicht vollständig aus Kupfer besteht, sondern nur eine metallisierte Hülse besitzt, ergibt sich die wirksame Querschnittsfläche aus Umfang und Kupferdicke. Dadurch ist der Widerstand näherungsweise proportional zur Via-Länge und umgekehrt proportional zum Durchmesser.

Für die folgenden Beispielwerte wird angenommen:

- Leiterplattendicke: $l = 1,5 \text{ mm}$
- Kupfermetallisierung: $t = 25 \mu\text{m}$

Beispielrechnung für verschiedene Via-Durchmesser

Via-Durchmesser $d = 0,15 \text{ mm}$

$$R_{\text{VIA}} \approx 2,2 \text{ m}\Omega \quad (9.6)$$

Via-Durchmesser $d = 0,30 \text{ mm}$

$$R_{\text{VIA}} \approx 1,1 \text{ m}\Omega \quad (9.7)$$

Via-Durchmesser $d = 0,50 \text{ mm}$

$$R_{\text{VIA}} \approx 0,66 \text{ m}\Omega \quad (9.8)$$

Stromtragfähigkeit

Der maximal zulässige Strom einer VIA hängt nicht nur vom Widerstand ab, sondern vor allem von der zulässigen Erwärmung der metallisierten Bohrung sowie von der Wärmeabfuhr über Pads und Kupferflächen. Typische praxisnahe Richtwerte für Standardleiterplatten sind:

Via-Durchmesser	typische Stromtragfähigkeit
0,15 mm	$\approx 0,3\text{--}0,7 \text{ A}$
0,30 mm	$\approx 0,5\text{--}1,0 \text{ A}$
0,50 mm	$\approx 1\text{--}2 \text{ A}$

Interpretation

Während der Via-Durchmesser den Widerstand annähernd proportional beeinflusst, wirkt sich eine Vergrößerung des Durchmessers nur relativ schwach auf die parasitäre Induktivität aus. In der Praxis ist es daher meist effektiver, mehrere VIAs parallel zu platzieren. Parallele VIAs reduzieren gleichzeitig den Gesamtwiderstand, die Stromdichte sowie die parasitäre Induktivität und verbessern zusätzlich die Wärmeabfuhr bzw. Kopplung.

9.11 Zusammenfassung

Entkopplung ist kein „Bauteilthema“, sondern ein Systemthema. Wirksam wird sie erst durch das Zusammenspiel von Kondensatorauswahl, Platzierung, VIA-Platzierung, Stromschleifen,



Referenzflächen und Lagenaufbau. Ein robustes PDN ist daher wesentlicher Bestandteil professionellen Leiterplattendesigns und sollte bei jedem Review geprüft werden.

10 Design for Manufacturing, Assembly und Test (DfX)

Ein Layout ist erst dann professionell, wenn es nicht nur elektrisch funktioniert, sondern auch sicher gefertigt, bestückt, geprüft und in Serie reproduziert werden kann. Diese Sichtweise wird häufig mit den Begriffen Design for Manufacturing (DfM), Design for Assembly (DfA) und Design for Test (DfT) beschrieben.

10.1 Vom funktionsfähigen zum produzierbaren Design

Zwischen einem laborfähigen Prototyp und einem serienfähigen Produkt besteht ein wesentlicher Unterschied. In frühen Entwicklungsphasen wird häufig primär auf Funktion optimiert. Für robuste Fertigungsprozesse müssen jedoch zusätzliche Randbedingungen berücksichtigt werden:

- Toleranzen des Leiterplattenfertigers,
- Grenzen der Bestückung,
- Zugänglichkeit für Prüfmittel,
- Rework-Fähigkeit,
- Dokumentationsqualität.

10.2 Design for Manufacturing (DfM): fertigungsgerechtes Design

DfM beschreibt die Anpassung des Designs an die Möglichkeiten und Grenzen der Leiterplattenfertigung.

Wichtige Aspekte sind:

- minimale Leiterbahnbreiten und Abstände,
- Bohrdurchmesser und Aspektverhältnisse,
- Reststringbreiten,
- Kupferabstände zu Kanten,
- thermische Anbindung großer Kupferflächen,
- sinnvolle Wahl von Lagenzahl und Stack-up.

Ein technisch mögliches Layout ist nicht automatisch wirtschaftlich oder robust fertigbar.

Einen guten Kompromiss stellen folgende Parameter dar:

Parameter	Richtwert	KiCad-Umsetzung / Hinweis
Min. Bohrdurchmesser	0,20 mm	Via/Drill-Setup; Fertiger abgleichen
Min. Reststring	0,10 mm	Pad-Definition; Toleranz berücksichtigen
Min. Via-Pad-Ø	0,40 mm	Via-Templates / Netclasses
Min. Leiterbahnbreite/Abstand	0,10 mm	Board Setup → Constraints / Net Classes
Pad-Via Abstand	0,20 mm	Clearance Rules
Silkscreen Breite	0,15 mm	Font/Line-Width; kein Silkscreen auf Pads
Soldermask Overlay	5 µm	Maskenregeln projektspezifisch dokumentieren
Grid	0,10 mm	Einheitlicher Team-Grid
Edge Keep-in (Bauteile/Route)	1,5 mm / 0,2 mm	Keepout-Areas + DRC
Paste-Rule (Default)	Paste ≈ Pad	Sonderfälle (QFN/BGA) dokumentieren

Tabelle 10.1: DFM-Quickcheck (Richtwerte)

10.3 Design for Assembly (DfA): bestückungsgerechtes Design

DfA betrachtet die Anforderungen der Montage und Lötprozesse. Relevante Punkte sind:

- Bauteilorientierung,



- ausreichende Abstände für Bestückwerkzeuge,
- Vermeidung mechanischer Kollisionen,
- thermisch sinnvolle Platzierung,
- Berücksichtigung von Bauteilhöhen und Keepouts,
- gute Zugänglichkeit für Handmontage und Nacharbeit.

Gerade bei Mischbestückung oder kleinen Serien ist eine rework-freundliche Platzierung oft ein erheblicher Qualitätsfaktor.

10.4 Oberflächenfinish von Leiterplatten

Die Kupferoberflächen einer Leiterplatte müssen vor Oxidation geschützt werden und gleichzeitig eine gute Lötbarkeit gewährleisten. Hierzu werden verschiedene Oberflächenbeschichtungen eingesetzt, die sowohl Einfluss auf die Fertigung als auch auf die elektrischen Eigenschaften der Baugruppe haben.

HASL (Hot Air Solder Leveling)

Beim **Hot Air Solder Leveling (HASL)**-Verfahren wird die Leiterplatte nach der Fertigung in ein Bad aus geschmolzenem Lot (meist SnPb oder bleifreies SAC-Lot) getaucht. Überschüssiges Lot wird anschließend mit heißen Luftmessern abgeblasen, sodass eine dünne Lötbeschichtung auf den Pads verbleibt.

- sehr robustes und kostengünstiges Verfahren
- gute Lötbarkeit und lange Lagerfähigkeit
- jedoch relativ unebene Oberfläche
- für Fine-Pitch-Bauteile oder BGAs nur eingeschränkt geeignet

HASL wird häufig für industrielle Standardleiterplatten eingesetzt, bei denen keine sehr feinen Strukturen erforderlich sind.

OSP (Organic Solderability Preservative)

Bei **Organic Solderability Preservative (OSP)** wird eine dünne organische Schutzschicht auf die Kupferpads aufgebracht. Diese verhindert die Oxidation des Kupfers und wird während des Lötprozesses wieder entfernt.

- sehr ebene Oberfläche
- kostengünstig
- gute Eignung für Fine-Pitch-Strukturen
- jedoch empfindlich gegenüber mehrfachen Lötzyklen
- begrenzte Lagerfähigkeit

OSP wird häufig bei kostensensitiven Produkten und bei großen Serien eingesetzt.

ENIG (Electroless Nickel Immersion Gold)

Beim **Electroless Nickel Immersion Gold (ENIG)**-Verfahren wird zunächst eine chemisch abgeschiedene Nickelschicht und darauf eine sehr dünne Goldschicht aufgebracht. Das Nickel dient als Diffusionsbarriere, während das Gold das Nickel vor Oxidation schützt.

- sehr plane Oberfläche
- sehr gut geeignet für Fine-Pitch-Bauteile, BGAs und QFNs
- gute elektrische Kontaktierung (z. B. Steckkontakte oder Testpunkte)
- sehr gute Lagerfähigkeit
- jedoch teurer als HASL oder OSP

ENIG wird häufig für hochwertige Leiterplatten, Hochfrequenzdesigns und komplexe Baugruppen verwendet.



Vergleich der Oberflächen

Eigenschaft	HASL	OSP	ENIG
Kosten	niedrig	niedrig	hoch
Planarität	schlecht	sehr gut	sehr gut
Fine-Pitch geeignet	eingeschränkt	gut	sehr gut
Lagerfähigkeit	sehr gut	begrenzt	sehr gut
HF-Eignung	mittel	gut	sehr gut

Die Wahl des Oberflächenfinish hängt daher von Kosten, Fertigungsprozess, Bauteiltechnologie und den elektrischen Anforderungen der Leiterplatte ab.

Einfluss des Oberflächenfinish auf Hochfrequenzverluste

Bei hohen Frequenzen konzentriert sich der Stromfluss aufgrund des **Skin-Effekts** zunehmend auf die Oberfläche eines Leiters. Die effektive Stromdichte nimmt dabei exponentiell mit der Eindringtiefe in das Material ab. Die charakteristische Eindringtiefe δ wird durch

$$\delta = \sqrt{\frac{2\rho}{\omega\mu}} \quad (10.1)$$

beschrieben.

Die Formelzeichen bedeuten:

Symbol	Bedeutung
δ	Eindringtiefe des Stroms (Skin-Tiefe)
ρ	spezifischer elektrischer Widerstand des Leitermaterials
ω	Kreisfrequenz = $2\pi f$
μ	magnetische Permeabilität des Materials
f	Frequenz des Signals

Mit steigender Frequenz wird die Eindringtiefe kleiner. Für Kupfer beträgt die Skin-Tiefe beispielsweise:

Frequenz	Skin-Tiefe in Kupfer
1 MHz	$\approx 66 \mu\text{m}$
100 MHz	$\approx 6,6 \mu\text{m}$
1 GHz	$\approx 2,1 \mu\text{m}$

Da der Strom bei hohen Frequenzen hauptsächlich in den obersten Mikrometern der Leiterbahn fließt, beeinflusst das verwendete Oberflächenfinish die Verluste der Leiterbahn.

HASL Bei HASL liegt eine relativ dicke Lotoberfläche vor. Lot besitzt eine deutlich höhere spezifische Leitfähigkeit als Kupfer und erhöht dadurch die Leiterbahnverluste. Zusätzlich führt die unebene Oberfläche zu erhöhten Streuverlusten bei sehr hohen Frequenzen.

OSP Bei OSP bleibt die Kupferoberfläche nahezu unverändert erhalten. Da Kupfer eine sehr gute Leitfähigkeit besitzt und keine zusätzliche metallische Schicht vorhanden ist, entstehen nur geringe zusätzliche Hochfrequenzverluste. OSP ist daher für Hochgeschwindigkeitsleitungen oft günstiger als HASL.

ENIG Beim ENIG-Verfahren befindet sich unter der dünnen Goldschicht eine Nickelschicht. Nickel besitzt eine deutlich schlechtere Leitfähigkeit als Kupfer und zusätzlich eine höhere magnetische Permeabilität. Da der Stromfluss bei hohen Frequenzen in der obersten Schicht konzentriert ist, kann dies zu erhöhten Leitungsverlusten führen.

In der Praxis ist der Effekt bei typischen digitalen Signalen meist gering. Bei sehr hohen Frequenzen oder besonders verlustkritischen Leitungen (z. B. HF-Designs oder Mikrowellenleitungen) wird jedoch häufig auf Nickelschichten verzichtet oder alternative Beschichtungen wie Immersion Silver verwendet.

Praktische Konsequenzen

- Für Standard-Digitalschaltungen ist der Einfluss des Oberflächenfinish meist vernachlässigbar.



- Für Hochgeschwindigkeitsleitungen und HF-Schaltungen sollten möglichst ebene Oberflächen verwendet werden.
- Nickelhaltige Oberflächen können zusätzliche Verluste verursachen.
- Für HF-Designs werden häufig OSP oder Immersion Silver bevorzugt.

10.5 Design for Test (DfT): testgerechtes Design

Ein funktionierendes Produkt muss auch prüfbar sein. DfT schafft die Voraussetzung, Fehler in Fertigung und Inbetriebnahme schnell zu erkennen.

Typische Maßnahmen:

- Testpunkte für kritische Netze,
- definierte Bezugspunkte für Masse und Versorgung,
- Zugriff auf Programmierschnittstellen,
- Trennbarkeit von Funktionsblöcken,
- Diagnosemöglichkeiten über LEDs, UART oder Debug-Ports.

Fehlende Testzugriffe erhöhen Entwicklungsaufwand, Fehlersuchzeiten und Kosten erheblich.

10.6 Testpunkte als Engineering-Entscheidung

Testpunkte sollten nicht erst am Ende „irgendwo hinzugefügt“ werden. Sie sind Teil der Systemarchitektur. Besonders sinnvoll sind Testzugriffe für:

- Versorgungsschienen,
- Reset- und Enable-Signale,
- Takt- und Kommunikationssignale,
- Programmier- und Debug-Schnittstellen,

- analoge Messpunkte.

In der Praxis eignen sich VIAs hervorragend als Testpunkte, da hier die Oszilloskopspitze „einrasten“ kann.

10.7 Panelisierung, Fiducials und Randbedingungen

- Panelisierung ist Assembly-getrieben: Handling, Automated Optical Inspection (AOI), Testadapter, Nutzen-Trennung.
- Fiducials als optische Referenz: global vs. lokal; nicht in Antennen-/Keepout-Bereichen.

10.8 Teststrategie: AOI, ICT, Flying Probe, Funktionstest

- AOI: schnelle optische Fehlererkennung (Polung, Lötbild, Bestückung).
- ICT: hohe Abdeckung, aber Fixture-Kosten; Flying Probe: flexibel für kleine Serien.
- Testpunkte pro Versorgung und kritischem Netz (Debug/Bring-up) einplanen.

10.9 Kennzeichnung und Dokumentation

Produzierbarkeit hängt nicht nur vom Layout selbst ab, sondern auch von der Qualität der begleitenden Daten:

- eindeutige Referenzbezeichner,
- klar lesbare Polaritäts- und Pin-1-Markierungen,
- saubere BOM,
- konsistente Fertigungsdaten,



- Freigabestand und Revisionsbezug.

Ein formal korrektes, aber schlecht dokumentiertes Design verursacht in der Praxis dieselben Probleme wie ein technischer Layoutfehler.

10.10 Typische Zielkonflikte

In realen Projekten stehen oft mehrere Ziele gleichzeitig im Wettbewerb:

- kompakte Baugröße versus Testbarkeit,
- niedrige Kosten versus Fertigungsreserve,
- hohe Packungsdichte versus Rework-Fähigkeit,
- kurze Leitungswege versus Montagezugänglichkeit.

Professionelles Leiterplattendesign bedeutet deshalb, diese Zielkonflikte bewusst zu bewerten statt sie implizit entstehen zu lassen.

10.11 Review-Fragen

Für Reviews sind folgende Fragen hilfreich:

- Ist das Layout mit Standardprozessen des Fertigers herstellbar?
- Gibt es montagekritische Bauteilanordnungen?
- Sind wichtige Netze und Schnittstellen prüfbar?
- Ist das Design rework-fähig?
- Stimmen BOM, Bestückdaten und Layoutkennzeichnungen konsistent überein?

10.12 Zusammenfassung

Elektrische Funktion ist nur eine von mehreren Anforderungen an ein gutes Design. Erst durch DfM, DfA und DfT wird aus einem funktionierenden Layout ein belastbares Entwicklungs- und Produktionsdokument.

11 Impedanz, Reflexionen und Leitungseffekte

Leiterbahnen schneller digitaler oder breitbandiger analoger Signale dürfen nicht immer als ideale Verbindungen betrachtet werden. Sobald Leitungslängen im Verhältnis zur Signalanstiegszeit relevant werden, verhält sich eine Leiterbahn als Übertragungsleitung mit verteilten parasitären Eigenschaften.

11.1 Wann eine Leiterbahn zur Übertragungsleitung wird - elektrisch kurze Leitungen und Signalanstiegszeit

Ob eine Verbindung als „kurz“ oder „lang“ betrachtet werden kann, hängt nicht allein von ihrer geometrischen Länge ab, sondern von der Flankensteilheit des Signals und der Ausbreitungsgeschwindigkeit auf der Leiterplatte.

Schnelle Signalflanken enthalten hohe Frequenzanteile. Dadurch werden Effekte relevant, die bei langsamen Signalen oft vernachlässigt werden können:

- Reflexionen,
- Überspringen und Unterschwingen,
- Verzögerung,
- Impedanzsprünge,
- Übersprechen.



Ob eine Leiterbahn als konzentriertes Netzwerk oder als Übertragungsleitung betrachtet werden muss, hängt von ihrer elektrischen Länge im Verhältnis zur Signalflanke ab.

Als praktische Faustregel gilt: Eine Leitung kann als **elektrisch kurz** betrachtet werden, wenn

$$l \leq \frac{\lambda}{10} \quad (11.1)$$

Dabei bedeuten:

Symbol	Bedeutung
l	physikalische Leitungslänge
λ	Wellenlänge des Signals auf der Leitung

Wird diese Bedingung nicht erfüllt, muss die Leitung als **Übertragungsleitung** betrachtet werden. In diesem Fall spielen Wellenwiderstand, Reflexionen und Terminierungen eine wichtige Rolle.

Zusammenhang zwischen Anstiegszeit und Frequenzanteilen

Digitale Signale besitzen kein einzelnes Frequenzspektrum. Entscheidend ist vielmehr die **Signalanstiegszeit** τ_r . Die höchste relevante Frequenzkomponente eines Signals kann näherungsweise mit

$$f_{3dB} = \frac{2,2}{2\pi\tau_r} \quad (11.2)$$

abgeschätzt werden.

Diese Beziehung wird häufig vereinfacht zu

$$f_{3dB} \approx \frac{0,35}{\tau_r} \quad (11.3)$$

mit

Symbol	Bedeutung
f_{3dB}	höchste relevante Frequenzkomponente des Signals
τ_r	Signalanstiegszeit (10 %–90 %)

Diese Frequenz kann anschließend verwendet werden, um die Wellenlänge des Signals abzuschätzen:

$$\lambda = \frac{v}{f} \quad (11.4)$$

Dabei ist v die Ausbreitungsgeschwindigkeit auf der Leiterbahn. Für typische Leiterplattenmaterialien wie FR4 gilt näherungsweise

$$v \approx \frac{c}{\sqrt{\epsilon_r}} \approx 1,5 \cdot 10^8 \text{ m/s} \quad (11.5)$$

mit

Symbol	Bedeutung
c	Lichtgeschwindigkeit ($3 \cdot 10^8 \text{ m/s}$)
ϵ_r	relative Permittivität des Leiterplattenmaterials

Praktische Interpretation

Die relevante Leitungslänge wird somit nicht durch die Taktfrequenz bestimmt, sondern durch die **Flankensteilheit des Signals**. Selbst bei relativ niedrigen Taktraten können sehr kurze Anstiegszeiten dazu führen, dass Leiterbahnen bereits als Übertragungsleitungen behandelt werden müssen.

Eine praktische Abschätzung in vielen digitalen Designs lautet daher:

$$l_{\text{kritisch}} \approx \frac{v \cdot \tau_r}{10} \quad (11.6)$$

Leiterbahnen, die länger als diese kritische Länge sind, sollten hinsichtlich Impedanzkontrolle und Terminierung als Übertragungsleitungen behandelt werden.

11.2 Charakteristische Impedanz

Die charakteristische Impedanz einer Leitung ist keine ohmsche Gleichstromgröße, sondern beschreibt das Verhältnis von Spannung und Strom einer fortschreitenden Welle auf der Leitung. Sie wird bestimmt durch:



- Leiterbahnbreite,
- Abstand zur Referenzlage,
- Leiterdicke,
- Dielektrikum,
- Geometrie der Rückstromführung.

11.3 Reflexionen an Diskontinuitäten

Immer dann, wenn die Leitung, die Quelle oder die Last nicht zusammenpassen, entstehen Reflexionen. Typische Ursachen sind:

- abrupte Breitenänderungen,
- Steckverbinder,
- VIAs,
- offene Leitungsenden,
- ungeeignete Terminierung.

Reflexionen verschlechtern Signalformen und können zu Fehlinterpretationen an den Empfängern führen.

11.4 Differenzielle und unsymmetrische Signale

Differenzielle Signale profitieren von enger Kopplung beider Leiter und definierter Rückstromführung. Entscheidend sind:

- konsistenter Paarabstand,
- ähnliche elektrische Länge,
- gemeinsame Referenzbedingungen,
- geringe Störung durch Diskontinuitäten.

Bei unsymmetrischen Signalen ist die Qualität der Referenzfläche oft der wichtigste Einflussfaktor.

11.5 Leitungseffekte im Engineering Review

Hilfreiche Fragen sind:

- Ist die Signalanstiegszeit schnell genug, dass Leitungseffekte relevant werden?
- Gibt es erkennbare Impedanzsprünge?
- Ist die Referenzlage durchgängig?
- Sind differenzielle Paare geometrisch konsistent geführt?
- Wurde gegebenenfalls eine geeignete Terminierungsstrategie vorgesehen?

11.6 Zusammenfassung

Nicht jede Leiterbahn ist kritisch, aber kritische Leiterbahnen müssen als Übertragungsleitungen verstanden werden. Wer Impedanz, Referenzlage und Diskontinuitäten systematisch bewertet, vermeidet viele schwer erklärbare Fehler bereits im Layout.

12 Revisionsmanagement, Freigabe und Produktionsdatenpaket

Ein professionelles Leiterplattenprojekt besteht nicht nur aus Schaltplan- und Layoutdateien. Ebenso wichtig ist die saubere Definition, welcher Stand freigegeben wurde, welche Daten zur Fertigung gehören und wie diese Daten nachvollziehbar archiviert werden.

12.1 Warum Revisionsmanagement notwendig ist

Schon bei kleinen Projekten entstehen im Verlauf der Entwicklung zahlreiche Zwischenstände. Ohne klare Revisionslogik treten schnell Probleme auf:



- Fertiger arbeitet mit veralteten Daten,
- BOM und Gerberdaten passen nicht zusammen,
- Bestückdaten beziehen sich auf einen anderen Layoutstand,
- Fehlerkorrekturen sind nicht nachvollziehbar.

Eine Revision beschreibt daher nicht nur „eine neue Datei“, sondern einen definierten technischen Freigabestand.

12.2 Bestandteile eines freigegebenen Datenpakets

Ein vollständiges Produktionsdatenpaket umfasst typischerweise:

- Fertigungsdaten für die Leiterplatte,
- Bohrdaten,
- Bestückdaten,
- freigegebene BOM,
- Zeichnungen oder Zusatzinformationen,
- Revisionskennzeichnung,
- gegebenenfalls Montagehinweise und Sondervorgaben.

Alle Bestandteile müssen sich auf denselben Designstand beziehen.

12.3 Konsistenz als Freigabekriterium

Eine technische Freigabe sollte erst erfolgen, wenn mindestens folgende Konsistenzbedingungen erfüllt sind:

- ERC und DRC sind bewertet,
- Schaltplan und PCB sind synchron,
- Footprints und Bauteildaten sind freigegeben,

- BOM, Pick & Place und Fertigungsdaten passen zusammen,
- die Revision ist eindeutig dokumentiert.

12.4 Revisionsstände und Änderungsnachvollziehbarkeit

Sinnvoll ist eine klare Regel, wann ein Stand nur ein Arbeitsstand und wann er eine offizielle Revision ist. Typische Elemente einer Änderungsnachverfolgung sind:

- Revisionsnummer,
- Datum,
- Autor,
- Kurzbeschreibung der Änderung,
- Bezug zu Tickets oder Review-Ergebnissen.

Dadurch lassen sich technische Entscheidungen später besser rekonstruieren.

12.5 Typische Fehler bei Freigaben

In der Praxis treten häufig folgende Fehler auf:

- Export einzelner Daten aus unterschiedlichen Zwischenständen,
- manuell nachbearbeitete Produktionsdaten außerhalb des Projekts,
- fehlende Trennung zwischen Arbeits- und Freigabedaten,
- unklare Benennung von Revisionen und Release-Ordnern.

Deshalb sind reproduzierbare Exportprozesse und klar definierte Release-Strukturen besonders wertvoll.



12.6 Nutzen standardisierter Exportprozesse

Automatisierte oder standardisierte Exportabläufe reduzieren:

- Verwechslungen,
- Auslassungen,
- Inkonsistenzen zwischen Datenständen,
- unnötige Rückfragen durch Fertiger und Bestücker.

Sie schaffen zugleich eine belastbare Grundlage für Reviews, Freigaben und spätere Produktpflege. Seit Revision 9 unterstützt KiCad solche automatisierten Exports mit seinem Jobset-Konzept.

12.7 Zusammenfassung

Ein Leiterplattenprojekt ist erst dann wirklich freigabefähig, wenn technische Inhalte und begleitende Produktionsdaten als konsistentes Paket vorliegen. Revisionsmanagement ist daher kein administrativer Zusatz, sondern ein integraler Teil professioneller Elektronikentwicklung.

13 Anhang: PCB-Guidelines


Für die Sicherstellung der kostengünstigen Fertigbarkeit von PCB ist es üblich, definierten Richtlinien zu folgen. Diese gewährleisten einen einheitlichen Mindeststandard, erleichtern dem Einkauf die Beschaffung und erhöhen die Wiederverwendbarkeit von Designs und Bibliotheken.

13.1 Leiterbahnen und Abstände

- Nominale **Leiterbahnbreite**: 200 μm / minimale **Leiterbahnbreite**: 100 μm
- Nominale **Leiterbahnabstand**: 200 μm / Minimaler **Leiterbahnabstand**: 100 μm
- Minimaler Abstand **Pad zu Via**: 200 μm

13.2 Bohrungen und Vias

- **Via-Paddurchmesser**: 400 μm
- Minimaler **Bohrdurchmesser**: 200 μm
- Minimaler **Restring**: 100 μm
- Aus Kostengründen ist es ratsam auf Mikro-VIA, Buried VIA, Backdrilled-VIA und Plugged-VIA zu soweit wie möglich zu verzichten.



$$\begin{aligned} d &= \text{Bohrdurchmesser} \\ d_a &= \text{Paddurchmesser} \\ \frac{d_a - d}{2} &= \text{Restring} \end{aligned}$$

Abbildung 13.1: Darstellung von Bohrung, Restring und Pad

13.3 Positionsdruck (engl. Silkscreen)

- Minimale **Linienbreite** und Abstand zu Pads: 150 μm
- Texthöhe: $6,5 \times$ Linienbreite
- Textbreite: $3,5 \times$ Linienbreite
- Gut lesbar sind 1,2 mm x 1,2 mm mit 0,25 mm Linienbreite



13.4 Lötstopmmaske und Pastenschablone

- **Übermaß Lötstopmmaske** (Freistellung): 75 μm (typischer Weise wird dies vom PCB-Hersteller sichergestellt. In KiCad wird daher 0 eingestellt.)
- Bei der Bestellung von **Pastenschablonen** wird die Padgröße typischer Weise auf 90 % verkleinert.
- Die **Stegbreite** sollte 100 μm nicht unterschreiten, da sonst die Haftung des Lötstopplacks nicht sichergestellt ist.




Abbildung 13.2: Darstellung von Pad und Solder-mask

13.5 Bauteilplatzierung und minimaler Bauteilabstand

- **Bauteilhöhe:** Maximale Höhe + Toleranz + 0,1 mm
- **Raster:** 100 μm
- **Abstand Bauteil zu Bauteil:** 0,5 mm
- **Place Outline:** Größte Geometrie (Landpattern oder Gehäuse) + 0,25 mm
- **Bauteilursprung:** Mittelpunkt des Bauteils
- In KiCad gehört es zudem zur best-practice ein **3d-Modell** in Form einer Step-Datei einzubinden.

13.6 Abstände zur Leiterplattenkante

- **Bauteile:** Mindestabstand von 1,5 mm zur Leiterplattenkante². In KiCad wird dies durch eine entsprechende Keepout-Zone mit 1,5 mm Abstand zur Kante umgesetzt (Option: *Footprints not allowed*).
- **Leiterbahnen:** mindestens 0,2 mm Abstand (Fräskante) bzw. 0,5 mm Abstand (Ritzkante). Bei KiCad über Kupfer-zu-Rand-Freiraum.

13.7 Kennzeichnung und Fertigungshinweise

- Projektname und -nummer müssen auf Silkscreen- und Assembly-Layer vorhanden sein
- Platz für Barcode-Label vorsehen

13.8 Materialannahmen und Standardlagenaufbau

- Basismaterial: FR4, sofern keine besonderen thermischen, mechanischen oder hochfrequenztechnischen Anforderungen bestehen.
- Leiterplattendicke: standardmäßig 1,55 mm.
- Kupferdicke: nominell 35 μm (1 oz). Die effektive Leiterbahndicke ist infolge von Ätz- und Galvanikprozessen geringer und sollte für Berechnungen konservativ z. B. mit 14–15 μm abgeschätzt werden.
- Glasübergangstemperatur: mindestens Tg150 für Standard-Multilayer.
- Lötstopmmaske: beidseitig grün, sofern keine abweichenden Anforderungen bestehen.

²Zu nah am Rand platzierte Bauteile können bei der Nutzentrennung oder beim Einbau durch mechanische Spannungen beschädigt werden.



- Positionsdruck: weiß, mindestens auf der Bestückungsseite.
- Oberflächenfinish: HAL bleifrei oder chemisch Nickel/Gold, abhängig von Bauteildichte, Lagerfähigkeit und Lötanforderungen.
- Materialtoleranz: Dickentoleranzen des Basismaterials und der fertigen Leiterplatte sind bei mechanisch kritischen Baugruppen zu berücksichtigen.
- HF- oder impedanzkritische Designs benötigen einen definierten Lagenaufbau mit spezifiziertem Dielektrikum. Dies in der Regel mit dem PCB-Hersteller direkt zu besprechen (teuer)

Ein üblicher Standardlagenaufbau für 4-lagige Leiterplatten besteht aus zwei äußeren Signallagen sowie zwei inneren Versorgungslagen. Die zweite Lage wird dabei meist als zusammenhängende GND-Referenzebene ausgeführt. Dadurch erhalten Signale auf der Top-Lage einen definierten Rückstrompfad, was sich positiv auf EMV und Signalintegrität auswirkt. Die dritte Lage dient typischerweise der Spannungsverteilung. Kritische Signale sollten bevorzugt nahe an einer durchgehenden Referenzebene geführt werden.




Abbildung 13.3: Typischer Lagenaufbau einer 4-lagigen Leiterplatte



Glossar

Aspektverhältnis (engl. Aspect Ratio) Verhältnis zwischen Bohrtiefe und Bohrdurchmesser einer Durchkontaktierung. Ein hohes Aspektverhältnis erschwert die zuverlässige Fertigung und Metallisierung von Bohrungen und ist daher ein wichtiger Parameter bei der Herstellbarkeitsbewertung. Typische Werte sind 1:10 d. h. bei einer Platinendicke von 1,55 mm ist der kleinste Bohrdurchmesser 0,15 mm.

Assembly Bestückung und Montage elektronischer Bauteile auf einer Leiterplatte. Der Begriff umfasst typischerweise den gesamten Prozess von der Bauteilplatzierung über das Löten bis hin zur finalen Baugruppe (Printed Circuit Board Assembly, Printed Circuit Board Assembled (PCBA)).

Bus Zusammenfassung mehrerer logisch zusammengehöriger Signalleitungen zu einer strukturierten Signalgruppe. Busse werden häufig zur Darstellung paralleler Datenleitungen verwendet (z. B. Datenbus, Adressbus, SPI-Bus). In Schaltplänen verbessern sie die Übersichtlichkeit und reduzieren die Anzahl einzelner Leitungsdarstellungen.

Courtyard Mechanisch definierter Freiraum um ein Bauteil im Footprint. Der Courtyard beschreibt den minimalen Platzbedarf eines Bauteils inklusive Fertigungstoleranzen und Montagefreiraum. Er wird insbesondere für automatische Design Rule Checks und für die Bestückbarkeit verwendet.

Common-Mode-Störung Störanteil, bei dem mehrere Leiter gegenüber einer gemeinsamen Referenz in gleicher Richtung schwingen. Common-Mode-Ströme sind oft besonders relevant für elektromagnetische Abstrahlung und Kabelstörungen.

Design for Assembly Entwurfsansatz, bei dem ein Produkt so gestaltet wird, dass es zuverlässig und wirtschaftlich bestückt, montiert und gegebenenfalls nachgearbeitet werden kann. Im Leiterplattendesign betrifft dies unter anderem Bauteilorientierung, Abstände, Zugänglichkeit und thermische Randbedingungen.

Design for Manufacturing Entwurfsansatz, bei dem das Layout an die technischen und wirtschaftlichen Randbedingungen der Fertigung angepasst wird. Dazu gehören unter anderem Strukturgrößen, Bohrdurchmesser, Restringe, Kupferabstände und Lagenaufbau.

Design for Test Entwurfsansatz, bei dem ein System so ausgelegt wird, dass Fertigungsfehler, Montagefehler und Funktionsfehler effizient geprüft und diagnostiziert werden können. Typische Maßnahmen sind Testpunkte, Debug-Schnittstellen und definierte Messzugriffe.

Differential Mode Signal- oder Störanteil zwischen zwei Leitern mit entgegengesetzter Polarität. Differential-Mode-Ströme unterscheiden sich in Ursache und Wirkung deutlich von Common-Mode-Strömen.

Differenzleitung Paarweise geführte Signalleitung, bei der zwei Signale mit entgegengesetzter Polarität übertragen werden. Differenzleitungen reduzieren elektromagnetische Störungen und ermöglichen hohe Datenraten. Typische Beispiele sind USB, Ethernet oder LVDS.

Design Rules Satz technischer Randbedingungen für ein Leiterplattenlayout. Dazu gehören beispielsweise minimale Leiterbahnbreiten, Mindestabstände, Bohrdurchmesser oder Kupferringe. Design Rules werden meist vom Leiterplattenfertiger vorgegeben und im Layoutwerkzeug als DRC-Regeln implementiert.

Einfügedämpfung Abschwächung eines Signals beim Durchgang durch eine Leiterbahn, ein Bauteil oder eine Struktur. Sie spielt vor allem bei schnellen Signalen, längeren Leitungen und hochfrequenten Verbindungen eine Rolle.

Entkopplung Maßnahme zur lokalen Bereitstellung schneller Stromanteile und zur Reduktion von Störungen auf Versorgungsschienen. Entkopplung wird in der Regel durch geeignet platzierte Kondensatoren (i. d. R. 100 nF) und eine niederimpedante Versorgungsstruktur umgesetzt.



Freigabestand Definierter und dokumentierter Entwicklungsstand eines Projekts, der für Fertigung, Bestückung, Test oder Auslieferung vorgesehen ist. Ein Freigabestand umfasst nicht nur die Layoutdaten, sondern auch konsistente Begleitdaten wie Stückliste und Produktionsunterlagen.

Footprint Geometrische Beschreibung eines Bauteils auf der Leiterplatte. Ein Footprint enthält Pads, Bohrungen, Silkscreen-Markierungen sowie mechanische Referenzen und definiert, wie ein Bauteil physikalisch auf der Leiterplatte platziert und gelötet wird.

Gerber-Daten Standardisiertes Datenformat zur Beschreibung der Leiterplattenfertigungsdaten. Gerber-Dateien enthalten Informationen über Leiterbahnen, Kupferflächen, Lötstoppsmasken und Bestückungsdruck und werden vom Leiterplattenfertiger zur Produktion verwendet.

Ground Bounce Störphänomen in digitalen Schaltungen, bei dem schnelle Stromänderungen in gemeinsamen Masseverbindungen zu kurzzeitigen Spannungsverschiebungen führen. Dies kann zu Fehlfunktionen, Timingproblemen oder zusätzlicher elektromagnetischer Abstrahlung führen.

Ground Split Bewusste oder unbeabsichtigte Unterbrechung einer Massefläche in mehrere Teilbereiche. Ground Splits können Rückstrompfade führen oder verschlechtern und dadurch EMV-, Signalintegritäts- und Funktionsprobleme abschwächen oder verursachen.

Hierarchischer Schaltplan Strukturierung eines Schaltplans in mehrere hierarchisch organisierte Seiten (engl. Sheets). Jeder Funktionsblock wird als eigener Teil-Schaltplan implementiert. Diese Methode verbessert Übersichtlichkeit, Wiederverwendbarkeit und ermöglicht parallele Entwicklung in Teams.

HDI (High Density Interconnect) Leiterplattentechnologie mit erhöhter Verdrahtungsdichte durch den Einsatz feiner Strukturen, dünner Leiterbahnen und kleiner Durchkontaktierungen (insbesondere Mikro-VIAs). High Density Interconnect (HDI)-Leiterplatten nutzen häufig sequentielle Aufbauprozesse

(Sequential Build-Up), bei denen zusätzliche Lagen schrittweise aufgebaut und verbunden werden. Dadurch lassen sich komplexe Schaltungen auf kleiner Fläche realisieren. Typische Merkmale sind geringe Leiterbahnbreiten und -abstände, gestapelte oder versetzte Mikro-VIAs sowie optimierte Lagenaufbauten. HDI wird vor allem in Anwendungen mit hoher Packungsdichte und hohen Datenraten eingesetzt (z. B. Smartphones, Prozessorboards). Die Technologie erhöht die Leistungsfähigkeit und Miniaturisierung, ist jedoch mit höheren Fertigungskosten verbunden.

Impedanzkontrolle Gezielte Einstellung des Wellenwiderstands einer Leiterbahn durch geeignete Wahl von Leiterbahnbreite, Abstand zur Referenzlage und Dielektrikum. Impedanzkontrolle ist insbesondere für Hochgeschwindigkeitssignale wichtig, um Reflexionen und Signalverzerrungen zu vermeiden.

Keepout Bereich auf einer Leiterplatte, in dem bestimmte Objekte wie Leiterbahnen, Kupferflächen, Vias oder Bauteile nicht platziert werden dürfen. Keepouts dienen elektrischen, mechanischen, thermischen oder fertigungstechnischen Zwecken.

Lagenaufbau Gesamte Schichtenstruktur einer Leiterplatte einschließlich Signallagen, Versorgungsflächen, Masseflächen, Dielektrika und Kupferdicken. Der Lagenaufbau beeinflusst EMV, Impedanz, Kosten und Fertigbarkeit.

Netz (engl. Net) Elektrische Verbindung zwischen zwei oder mehr Pins innerhalb eines Schaltplans oder Layouts. Ein Netz repräsentiert eine gemeinsame elektrische Verbindung und wird durch einen eindeutigen Netznamen identifiziert.

Netzkategorie (engl. Net Class) Gruppe von Netzen mit gemeinsamen Layoutregeln. Für eine Net Class können beispielsweise spezifische Leiterbahnbreiten, Abstände oder Via-Größen definiert werden.

Nutzen (Panel) Zusammenfassung mehrerer identischer oder unterschiedlicher Leiterplatten auf einem gemeinsamen Fertigungsnutzen. Der Nutzen dient der effizienteren Produktion, Bestückung und Handhabung,



indem mehrere Einzelplatinen gemeinsam gefertigt, bestückt und anschließend vereinzelt werden (z. B. durch Fräsen, Ritzen oder Brechen). Typische Elemente eines Nutzens sind Stege (Tabs), Sollbruchstellen, Fiducials sowie Randbereiche für Transport und Fixierung in der Fertigung.

Pick & Place Daten Maschinenlesbare Positionsdaten für automatische Bestückungsanlagen. Diese Dateien enthalten Bauteilreferenzen, Koordinaten, Rotationen und Bauteiltypen.

Power Distribution Network Gesamtes Netzwerk zur Verteilung elektrischer Versorgung innerhalb einer Baugruppe. Es umfasst Spannungsquellen, Leiterbahnen, Flächen, Vias, Kondensatoren und parasitäre Elemente und bestimmt wesentlich die Stabilität der Versorgung.

Power Integrity Teilgebiet des Leiterplattendesigns, das sich mit der Stabilität und Qualität der Stromversorgung eines Systems beschäftigt. Ziel ist es, Spannungsrauschen, Impedanzprobleme und Versorgungseinbrüche zu minimieren.

Produktionsdatenpaket Konsistente Zusammenstellung aller für Fertigung und Bestückung notwendigen Daten eines freigegebenen Designs. Dazu gehören typischerweise Gerberdaten, Bohrdaten, Bestückdaten, Stückliste und Revisionsinformationen.

Reflow-Löten Lötverfahren für SMD-Bauteile, bei dem Lotpaste auf die Pads aufgebracht und anschließend im Reflow-Ofen aufgeschmolzen wird. Beim Abkühlen entstehen die elektrischen und mechanischen Verbindungen.

Referenzebene Zusammenhängende leitende Fläche, meist eine Masse- oder Versorgungslage, die als elektromagnetische Bezugsebene für Signalleitungen dient. Referenzebenen bestimmen wesentlich den Rückstrompfad und die Feldverteilung.

Restring Ringförmiger Kupferbereich um eine Bohrung oder VIA. Ein ausreichender Restring ist für mechanische Stabilität, sichere Kontaktierung und fertigungsgerechte Toleranzaufnahme wichtig. Bei VIAs ist i. d. R. ein Mindestrestring von $\approx 100 \mu\text{m}$ erforderlich. Bei THT-Bauelementen sollte der

Restring aufgrund der erforderlichen mechanischen Festigkeit deutlich breiter sein.

Rückstrompfad Weg, über den der zum Signal gehörende Strom zur Quelle zurückfließt. Bei hohen Frequenzen fließt der Rückstrom bevorzugt in einer benachbarten Referenzfläche (z. B. GND-Layer) direkt unter der Signalleitung, da dadurch die Schleifenfläche und damit die Induktivität des Stromkreises minimiert werden. Eine Unterbrechung dieses Rückstrompfades kann zu erhöhten Störaussendungen und damit zu EMV-Problemen führen.

Stack-up Definition der physikalischen Schichtenstruktur einer Leiterplatte. Ein Stack-up beschreibt die Reihenfolge von Kupferlagen, dielektrischen Materialien sowie deren Dicken und elektrische Eigenschaften.

Stitching-VIA Zusätzliche VIA, die leitende Flächen oder Referenzebenen miteinander verbindet. Stitching-VIA verbessern unter anderem Rückstrompfade, Schirmwirkung und Stromverteilung zwischen Lagen.

Testpunkt Gezielt vorgesehene elektrische Kontaktstelle auf einer Leiterplatte, über die Netze gemessen, geprüft oder programmiert werden können. Testpunkte sind ein wesentliches Hilfsmittel für DfT, Inbetriebnahme und Fehlersuche.

Übertragungsleitung Elektrische Leitung, bei der verteilte parasitäre Eigenschaften relevant werden, sodass Signalausbreitung, Reflexionen und Impedanz berücksichtigt werden müssen. Auf Leiterplatten betrifft dies insbesondere schnelle oder lange Verbindungen.

Übersprechen Unerwünschte kapazitive oder induktive Kopplung eines Signals auf eine benachbarte Leitung oder Struktur. Ursache sind elektrische und / oder magnetische Feldkopplungen, die besonders bei parallelen, eng benachbarten Leitungsführungen relevant werden.

VIA Elektrische Durchkontaktierung zwischen verschiedenen Leiterplattenlagen. Vias ermöglichen die Verbindung von Leiterbahnen auf unterschiedlichen Kupferlagen.



Mikro-VIA Sehr kleine Durchkontaktierung mit typischen Bohrdurchmessern $< 150\ \mu\text{m}$, die meist per Laser gebohrt wird. Mikro-VIAs verbinden in der Regel nur benachbarte Lagen (z. B. L1–L2) und werden häufig in HDI-Leiterplatten eingesetzt. Sie ermöglichen hohe Packungsdichten und feine Strukturen, sind jedoch fertigungstechnisch aufwendiger und kostenintensiver als klassische VIAs.

Buried VIA Durchkontaktierung, die ausschließlich zwischen inneren Lagen einer Leiterplatte verläuft und von außen nicht sichtbar ist. Buried VIAs werden während des Lagenaufbaus gefertigt und ermöglichen eine höhere Verdrahtungsdichte, da sie keine Fläche auf den Außenlagen belegen. Ihr Einsatz erhöht jedoch die Komplexität und die Kosten der Fertigung deutlich.

Backdrilled-VIA Nachträglich aufgebohrte Durchkontaktierung, bei der ungenutzte Via-Stubs entfernt werden. Ziel ist die Reduktion von Reflexionen und Signalverzerrungen bei Hochgeschwindigkeitssignalen. Backdrilling verbessert die Signalintegrität, erhöht jedoch die Fertigungskosten und erfordert präzise Abstimmung mit dem Leiterplattenhersteller.

Plugged-VIA Durchkontaktierung, die mit einem nichtleitenden oder leitenden Material gefüllt wird. Das Füllen verhindert das Einsickern von Lot (z. B. beim Reflow-Löten) und verbessert die Planarität der Oberfläche. Plugged VIAs werden häufig unter **BGA!** (**BGA!**)-Bauteilen eingesetzt und können je nach Ausführung zusätzliche thermische oder mechanische Vorteile bieten.



Literatur

- [1] KiCad Development Team. *KiCad Documentation – Importing Projects from Other EDA Tools*. Online verfügbar unter: <https://docs.kicad.org>
- [2] Mitzner, Kraig; Doe, Bob; Akulin, Alexander; Suponin, Anton; Müller, Dirk. *Complete PCB Design Using OrCAD Capture and PCB Editor*. 2nd Edition. Academic Press (Elsevier), 2019. ISBN: 978-0-12-817684-9. DOI: <https://doi.org/10.1016/C2018-0-00854-3>